组合逻辑电路分与设计252.pptVIP

常见组合逻辑器件及其应用 加法器 半加器 全加器 二-十进制显示译码器 （2）集成电路显示译码器7448 数据选择器的定义及功能 数据选择器 例: * 下一页 总目录 章目录 返回 上一页 在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。 介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。 加法器: 实现二进制加法运算的电路。 进位 如： 0 0 0 0 1 1 + 1 0 1 0 1 0 1 0 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 半加：实现两个一位二进制数相加，不考虑来自低位的进位。 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示和 表示向高位的进位 半加器： 半加器逻辑真值表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式 逻辑图 =1 . . A B S C 逻辑符号： CO A B S C ? 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位的进位信号 输出 表示本位和 表示向高位的进位 Ci Si 全加：实现两个一位二进制数相加，且考虑来自低位的进位。 (1) 列逻辑真值表 (2) 写出逻辑式 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 逻辑图 =1 1 Ai Ci Si Ci-1 Bi Ai Bi Ci-1 Si Ci CO ? CI 逻辑符号： 串行进位加法器----采用四个1位全加器组成 低位的进位信号送给邻近高位作为输入信号，任一位的加法运算必须在低一位的运算完成之后才能进行。 串行进位加法器运算速度不高。 S3 S2 S1 S0 =0 =0 =1 =0 =1 =1 =1 C3 A3 B3 A2 A1 A0 B2 B1 B0 ∑ ∑ ∑ ∑ C0 CI C0 CI C0 CI C0 CI C1 C2 C0 1 1 0 1 1 0 1 1 如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? A —1101；B—1011 在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。 二 十进制代码 译码器 驱动器 显示器 七段译码显示器 Q3 Q2 Q1 Q0 a g f e d c b 译码器 二 十进制代码 (共阴极) 1 0 0 1 0 1 1 1 1 1 1 4位 g f e d c b a 半导体数码管 由七段发光二极管构成 例： 共阴极接法 a b c d e f g 0 1 1 0 0 0 0 1 1 0 1 1 0 1 低电平时发光 高电平时发光 共阳极接法 a b c g d e f + d g f e c b a g f e d c b a 共阴极接法 a b c d e f g 实物图 七段显示译码器状态表 g f e d c b a Q3 Q2 Q1 Q0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 0 0 1 1 1 1 1 1 0 0 1 3 0 1 0 0 0 1 1 0 0 1 1 4 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 0 1 1 1 1