状态检测机verilog.docxVIP

Harbin Institute of Technology数字电子技术基础课程名称： 数字电子技术课程大作业 设计题目： 基于Verilog HDL语言的 状态检测机设计 院 系： 电气工程及其自动化 班 级： 设 计 者： 学 号： 指导教师： 设计时间： 2011.12.06哈尔滨工业大学目 录 引言………………………………..…………………...…31.1 状态机简介 ………………………………..….…….………...31.2 状态检测…….………...………………………………………..3 Verilog HDL硬件描述语言简介……………..…………..……4 Verilog HDL硬件描述语言主要功能简介……………………..4 状态检测机设计……………..……………...…….………62.1 状态检测机设计要求 ………………….……………………...62.2 状态检测机设计思路……………….………………...............6 2.3 利用Quartus II软件仿真实现 …………………………………62.3.1 电路变量分析………………………………………………62.3.2 新建工程moore ……………………………………………72.3.3 设计输入 ………………………………………...………...72.3.4 Verilog语言描述 …………………………………………...72.3.5 仿真电路图 ………………………………………………...82.3.6 状态装换图 …………………………………………………92.3.7 创建波形文件 ………………………………………………92.3.8 Quartus II仿真设置 ……………………………….………..102.3.9 仿真结果 ………...………………………………………….10 总结…………………………………………….…….……11参考文献…………………………………………………..……….…12 第一章 引言 状态机简介有限状态机是绝大部分控制电路的核心结构。有限状态机是一种概念性机器，它能采取某种操作来响应一个外部事件。具体采取的操作不仅能取决于接收到的事件，还能取决于各个事件的相对发生顺序。之所以能做到这一点，是因为机器能跟踪一个内部状态，它会在收到事件后进行更新。为一个事件而响应的行动不仅取决于事件本身，还取决于机器的内部状态。另外，采取 的行动还会决定并更新机器的状态。这样一来，任何逻辑都可建模成一系列事件/状态组合。状态机可归纳为4个要素，即现态、条件、动作、次态。这样的归纳，主要是出于对状态机的内在因果关系的考虑。“现态”和“条件”是因，“动作”和“次态”是果。详解如下： ①现态：是指当前所处的状态。 ②条件：又称为“事件”，当一个条件被满足，将会触发一个动作，或者执行一次状态的迁移。 ③动作：条件满足后执行的动作。动作执行完毕后，可以迁移到新的状态，也可以仍旧保持原状态。动作不是必需的，当条件满足后，也可以不执行任何动作，直接迁移到新状态。 ④次态：条件满足后要迁往的新状态。“次态”是相对于“现态”而言的，“次态”一旦被激活，就转变成新的“现态”了。状态机可以分为以下两种类型：Moore型：输出是当前状态的函数。Mealy型：输出是当前状态和输入的函数。Mealy型状态机输出的变化先于Moore型状态机。具体来说，Mealy型状态机的输出在输入变化的时候立刻发生变化；而Moore型状态机在输入变化后，还必须等到时钟的到来，时钟使状态发生变化时才导致输出的变化，所以比Mealy型状态机要多等待一个时钟周期。 状态检测所谓状态检测，就是直接对分组的数据进行处理，并且结合前后分组的数据进行综合判断，然后决定是否允许该数据包通过。状态检测技术的发展由来已久，早期的电报即可看作是基于状态检测的通讯手段。近年来，随着计算机技术与互联网的不断发展，数据传送量已经变得越来越大，如何保证接收到的数据准确无误，已经受到人们越来越多的关注。为了解决这一问题，科学家和工程师们已经研发出了很多种检错与纠错码，而这些技术的实现又肯定离不开状态检测技术的应用，因此状态检测技术在数据传送中起着十分重要的作用。当然状态检测技术不仅应用于数据传送领域，还广泛应用于其他领域，这里不作赘述。 Verilog HDL硬件描述语言简介Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。Verilog HDL描述逻辑电路时常用3种描述方式，分别为：行为型描述、数据流型描述和结构型描述。行为型描述