一位半加器实验报告..docxVIP

实验一 1位半加器实验目的熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，并掌握其设计方法和软件的应用实验原理：1位半加器可以由与、或、非等基本门构成，如下图所示。半加器的真值表中两个输入是加数A和B，输出有一个是C，另一个是D。ABCD0000011010101101实验内容按半加器的原理图完成输入、编译，然后进行仿真。步骤项目的新建半加器的原理图设计编译仿真仿真要设置仿真结束时间，波形编辑器默认的仿真结束时间为1μS，根据仿真需要，可以自由设置仿真的结束时间。选择QUARTUSII软件的EditEnd Time命令，弹出线路束时间对话框，在Time框办输入仿真结束时间，点击OK按钮完成设置。5、仿真结果五、实验心得通过本次实验，我进一步熟悉了QuartusII5.0软件的使用，并进一步学习了一些对基本时序电路器件进行描述和仿真，还复习了数字电路中的一些基本知识，相信对于以后本课程的学习及实验会有很大的好处。