- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
当VI=0时, T2管截止, T1管导通,F=1; 当VI=1(VDD)时, T2管导通, T1管截止,F=0。 工作原理: 2.5.2 CMOS反相器的电压传输特性和电流传输特性 CMOS反相器的电压传输特性 一个门在低电平时能驱动同类门的最大个数为: NOL=IOLmax/IIS=16/1.1≈14 (这里的IIS为输入短路电流) 2) 拉电流工作情况 驱动门输出为高电平 (T5管截止),负载门输入电流由驱动门提供,流出驱动门的电流值IH取决于和驱动门相连接的负载门的管脚的个数,即 Vo(V) 1.0 2.0 3.0 0 5 10 15 -5 -10 -15 I0(mA) 拉电流 情况 灌电流 情况 从曲线上看,当IO大于5mA时,VO才开始出现下降趋势,但决定IOHmax值的并不是VOHmax,而是器件的功耗。在上面讨论的电路中, IOHmax约为400mA。 NOH=IOHmax/IIH=400/40=10 IH=NIIH (IIH为负载门高电平输入电流,约为40μA左右) 取 min(NOL,NOH)=N 定义为扇出系数 则 min(14,10)=10 2.3.4 TTL与非门的动态特性 1. 传输延迟时间tpd 传输延迟时间指门电路的输出信号相对于输入信号的延迟时间。 定义: tpd= 1 2 (tPHL+tPLH) 0 50% 50% VI VO 0 tPHL tPLH 延迟时间 导通 截止 一般 tPLHtPHL 2. 电源的动态尖峰电流 TTL门电路的功耗等于电源电压VCC和电源电流ICC的乘积,由于VCC=5V为定值,所以ICC的大小就能反映功耗的大小.对于上述电路,稳态时,输出为高电平时的电流ICCH≈1.1mA,输出为低电平时的电流ICCL≈3.4mA。 在动态情况下,特别是当输出电平由低突然变为高的过渡过程中,在某个瞬间,会使门电路中的所有管子均导通,使电源电流出现尖峰脉冲.尖峰电流有时可达40mA。 电源的动态尖峰电流引起的后果: 使电源的平均电流加大.而且,工作频率越高,平均电流增加越多; 2)电源的动态尖峰电流通过电源和地线的内阻,形成系统 内部的噪声源。 2.3.5 其他类型的TTL门电路 具有不同输入、输出结构的门电路 除与非门外,TTL电路产品中还有各种功能的门,如或非门、异或门等。 1.集电极开路门(OC门) (以与非门为例说明) R1 D1 F Vcc(5V) 1.6kΩ R2 4kΩ R3 1kΩ D2 A B T1 T2 T5 输入极 中间极 输出极 A B F 逻辑符号 OC门的特点: 1) 实现线与功能 VCC R A B C D F=AB CD =AB+CD 说明: ①普通的TTL电路不能将输出端连在一起,输出端连在一起,可能使电路形成低阻通道,使电路因电流过大而烧毁; ②由于OC门的集电极是开路的,要实现正常的逻辑功能,需外加上拉电阻。 上拉 电阻 上拉电阻R的选取: n: OC门输出端并接的个数 m: 负载门的输入端总数 P: 负载门的总数 2) 作电平转换器 改变和上拉电阻相连的电源值,可改变输出高电平的值。 A B F 10V 高电平输出电压为10V RL 3) 作驱动器 OC门能输出较大的电压 和电流,可直接作为驱动 器驱动发光二极管、脉冲 变压器等。 OC门的缺点:工作速度慢。 原因: 推拉式输出结构被破坏,使输出端负载电 容的充电要经过RL。 2. 三态输出门(TSL门) 三态门(TSL门)的输出有三个状态,即: 0,1和高阻,在使用中,由控制端(称使能控制端)来控制电路的输出状态。 R4 R1 F Vcc(5V) 1.6kΩ R2 4kΩ 130Ω R3 1kΩ D A B T1 T2 T4 T5 D3 1 1 P EN A B EN F EN 当EN=1时,P=1,二极管截止,电路等效为普通与非门。 2) 当EN=0时,P=0,T4 和T5均截止,输出 高阻态。 三态门的基本用途为实现用一根导线轮流传输几个不同的数据或控制信号,通常将接受多个门的输出信号的线称为总线。 A1 EN1 F EN 1 A2 EN2 F EN 1 A3 EN3 F EN 1 总线 单向总线结构 D1 EN EN EN 1 1 总线 D2 双向总线结构 注意: 在总线结构中,任一时刻仅允许一个门工作。 2.3.6 TTL数字集成电路的各种系列 主要改进 1)传输延迟时间;
文档评论(0)