VerilogHDL与CPLD_FPGA项目开发教程作者聂章龙02单元项目开发项目七课件.pptVIP

2008-10-08 学习目标设计 学习目标设计 教学情境设计 任务一 被乘数左移法实现无符号乘法器 任务二 部分积右移法实现无符号乘法器 任务三 带符号乘法器设计 项目七 乘法器设计 * 可编程逻辑器件开发应用 讲授: 聂章龙 常州信息职业技术学院 【项目七】乘法器设计 能够编制程序，实现带符号数乘法器 能力目标 能够编制程序，实现无符号数乘法器 掌握部分积右移乘法器的算法 知识目标 掌握被乘数左移乘法器的算法 素质目标 培养遵守纪律、团结协作的工作态度 培养学生克服困难、努力学习的决心 掌握补码乘法器的布斯算法 二进制补码数据的基本构成原理 通过乘法器设计的实例，介绍无符号乘法和带符号乘法的基本算法 内容 80 2 布斯算法 带符号乘法器设计 带符号乘法器设计 情景2 80 2 被乘数左移算法 部分积右移算法 ①无时钟信号的无符号乘法器设计 ②有时钟信号的无符号乘法器设计 无符号乘法器设计 情境1 时间 学时数 知识要点 技能训练 教学情境 序号 表2.7.1 教学情境设计表 教学任务 子任务一 子任务二 被乘数左移法实现无符号乘法器 部分积右移法实现无符号乘法器 子任务三 带符号乘法器设计 利用被乘数左移法设计一个4位乘法器 任务 乘法器是计算机系统中常见的功能部件，其实现的方法有被乘数左移法和部分积右移法两种，其中被乘数左