VerilogHDL与CPLD_FPGA项目开发教程作者聂章龙02单元项目开发项目十二课件.pptVIP

  • 12
  • 0
  • 约3.48千字
  • 约 13页
  • 2016-12-25 发布于广东
  • 举报

VerilogHDL与CPLD_FPGA项目开发教程作者聂章龙02单元项目开发项目十二课件.ppt

2008-10-08 学习目标设计 学习目标设计 教学情境设计 任务一 发出报警声 任务二 数字电子琴 任务三 “梁祝”音乐编写 项目十二 蜂鸣器应用及数字电子琴设计 * 可编程逻辑器件开发应用 讲授: 聂章龙 常州信息职业技术学院 【项目十二】蜂鸣器应用及数字电子琴设计 能综合使用蜂鸣器和键盘制作简易电子琴 能力目标 会应用蜂鸣器发出语音提示信息 掌握使交流蜂鸣器发出 不同音频及音长的Verilog编程方法 知识目标 掌握蜂鸣器发声的原理及驱动的方法 素质目标 培养实验的仿真及下载技能 互帮互助的同学关系 培养发声元件的应用能力 通过蜂鸣器发出报警声、制作简易电子琴和音乐播放的实例,介绍蜂鸣器发声的工作原理及用Verilog语言编程实现交流蜂鸣器发出不同音频及音长的方法。 内容 40 1 掌握交流蜂鸣器的综合应用 会用Verilog编写连续演奏一段或一首音乐的程序 “梁祝”音乐播放设计 情境3 80 2 1、掌握时钟分频的方法; 2、掌握键盘与不同音频的对应关系。 会用Verilog编写使交流蜂鸣器发出不同音频及音长的程序 数字电子琴设计 情境2 40 1 1、了解交流蜂鸣器管脚与EPM1270T144C5N芯片的引脚连接关系; 2、理解交流蜂鸣器的工作原理及外围驱动电路。 会用Verilog编写使交流蜂鸣器发出报警声音。 输出报警声 情境

文档评论(0)

1亿VIP精品文档

相关文档