- 6
- 0
- 约4.68万字
- 约 18页
- 2016-12-25 发布于河南
- 举报
TMS320C54x DSP
CPU与外设
第一章 综 述
1 总线结构
C54x包括8条16比特宽度的总线,其中:
一条程序总线(PB)
三条数据总线(CB、DB、EB)
四条地址总线(PAB、CAB、DAB、EAB)
CPU
C54x的CPU结构包括:
40比特的ALU,其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字。
2个40比特的累加器,分为三个部分,保护位(39-32比特)、高位字(31-16比特)、低位字(15-0比特)。
桶型移位器,可产生0到31比特的左移或0到16比特的右移。
17×17比特的乘法器
40比特的加法器
比较选择和存储单元CSSU
数据地址产生器DAGEN
程序地址产生器PAGEN
设
C54x包括:
通用I/O引脚,XF和
定时器
PLL时钟产生器
HPI口,8比特或16比特
同步串口
带缓存串口,BSP
多路带缓存串口,McBSP
时分复用串口,TDM
可编程等待状态产生器
可编程bank-switching模块
外部总线接口
IEEE1149.1标准JTAG口
第二章 存储器
一般而言,C54x的存储空间可达192K16比特字,64K程序空间,64K数据空间,64KI/O空间。
依赖其并行的工艺特性和片上RAM双向访问的性能,在一个机
您可能关注的文档
最近下载
- 建设工程工程量清单计价规范完整版2024.pdf VIP
- 2026届湖北省小升初数学分班考试模拟试卷(含答案详解与评分标准).docx
- 两强协同合作明胶和胶原蛋白肽提升您的生活品质-Gelita.PDF VIP
- 基于STM32单片机的智能手环的设计与实现.docx VIP
- DB44 T 2418-2023公路路堤软基处理技术标准.docx
- BET的原理及使用方法.ppt VIP
- 2025铸锭技术操作规程.docx VIP
- 2025年湖南省长沙市初中毕业学业考试生物试卷含答案生地会考.pdf VIP
- 宝龙温岭项目报规文本-0714.pdf
- 2025-2026学年深圳市三年级(下)期中数学试卷.pdf VIP
原创力文档

文档评论(0)