Cadence 实验系列7_IC设计软件_Tanner SPRLVS课件.pptVIP

Cadence 实验系列7_IC设计软件_Tanner SPRLVS 参数比较 LVS使用拓扑（元件，连接的数目），参数（电阻值，电容量），以及几何形状（面积，长度，宽度）信息来比较网表，可以规定允许的两个待比较量的容差范围，参数和几何形状比较的容差可以不同。 碎片现象的确定 当两个网表不等同时，LVS可以确定为决断的节点和元件，并能协助找出它们在电路图或版图上的位置 * * standard cell place and route 标准组件配置与绕线 Layout vs. Schematic 版图－电路图比较器 (2)L-Edit中的SPR部分 (3)LVS部分 (4)现场演示 (1)Tanner 简介 Tanner 最大的特点是可用于任何PC机，不仅具有强大的集成电路设计、模拟验证、版图编辑和自动布局布线等功能，而且图形处理速度快、编辑功能强、通俗易学、使用方便，实用于任何个人进行集成电路设计。 Tanner 的出现使IC设计工具告别价格昂贵的时代，告别只有极少数人才会使用IC设计工具的时代。一套大型EDA设计软件动辄几百万美元，而一套完整的Tanner在两万美元左右。 Tanner 简介 Tanner 设计流程 用S-Edit编辑电路 输出成Spice文件 用T-Spice模拟分析 用L-Edit绘制布局图 设计规则