数电综合实验——数字时钟仿真与调试.docVIP

数电综合实验报 数字电子时钟的设计与调试 设计指标 数字电子钟以昼夜24小时为一个计数周期。 具有“时”、“分”、“秒”数字显示。 具有校时功能，分别进行时分秒的校正。 设计基本原理 数字电子钟的逻辑框图如图1-1所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。 图1—1 脉冲产生电路 脉冲产生电路采用555定时器产生占空比为50%，频率为2KHz的矩形波。电路如图示： 秒脉冲产生电路 由于振荡电路产生的是2kHz的频率，要得到秒脉冲，需要用分频电路。经过4次十分频及一次2分频可得到1Hz的秒脉冲。可采用CC4518经行分频。秒脉冲产生电路如图1-2所示。 计数、译码、显示电路 获得秒脉冲信号后，可根据60秒为1分钟，60分钟为1小时，24小时为一个计数周期的计数规律，分别确定秒、分、时的计数器。由于秒和分的显示均为六十进制，因此他们可以由两级十进制计数器组成，其中秒和分的个位为十进制计数器，十位为六进制的计数器，可采用反馈归零法来实现。如图1-3所示