《vhdl实验手册.docVIP

EDA实验指导书 Electronic Design Automation 张 伟、郭顺京 编 电工电子实验中心 目 录 实验一 七人表决器设计 1 实验二 计数器 3 实验三 多路选择器 6 实验四 8-3优先编码器的VHDL设计 8 实验五 七段数码显示译码器设计 11 实验六 扫描显示驱动电路设计 13 实验七 半加器的VHDL设计 16 实验八 全加器的VHDL设计 18 实验九 触发器的VHDL设计 20 实验十 多功能数字钟的VHDL设计 23 实验一 七人表决器设计 一、实验任务及要求 实验目的：学习VHDL的CASE语句应用及多层次设计方法。 实验内容：参加表决者7人，同意者过半则表决通过。 二、实验仪器 计算机、Max+plusII或QuartusII软件、GW48型EDA实验箱 三、设计说明与提示 开关设置: JP1： K1-k8 L9-L16 其它 插上 插上 不插 操作运行: K1～K7代表七个表决者，同意时将开关设为高电平，否则置为低；表决通过时绿灯亮(L16)，不通过则黄灯亮(L15)。 程序设计提示 librar