VerilogHDL-改综述.ppt

第8章 基本逻辑电路设计实例 基本组合逻辑电路的实现 基本时序逻辑电路的实现 存储器的实现 §8.1 基本组合逻辑电路设计 6.4.2 文件包含`include `include是文件包含指令，它可将一个文件全部包含到另一个文件中。其格式如下： `include “文件名” 例： `include “../../halfadder.v” //双引号内是所包含文件的路径和文件名 module adder; …… endmodule 该模块adder包含模块halfadder.v 假设halfadder.v文件的内容如下： module halfadder; …… endmodule 编译时，adder.v中的`include这一行将由文件“../../halfadder.v”的内容替代。adder.v的内容变成： module halfadder; …