DE课程设计实验总结报告.docVIP

摘要: 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命。因此得到了更加广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑和时序电路。在这次设计中，我们采用LED数码管显示时、分、秒，以24小时计时方式，根据数码管动态显示原理来进行显示，用12MHz的晶振产生振荡脉冲，定时器计数，可以实现数字电子时钟功能，仿电台整点报时功能，定时闹钟功能，时间重置功能，星期的显示及调整这四项基本功能。 数字钟的设计方法主要是基于Quartus II软件进行逻辑电路的设计并借助于可编程逻辑器件进行硬件实现，最终本设计实现24小时的时钟计时、仿电台整点报时功能，定时闹钟功能，时间重置功能、并创新性的加入了星期的显示及设定。 关键词：CPLD Quartus II 时钟 时序电路 逻辑电路 1.系统原理框图 对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。下图所 示为数字钟的一般构成框图。 图中，秒脉冲发生器产生秒脉冲，作为图中各个计数器的脉冲信号。分、秒计数器要求设计为六十进制计数器；时计数器