计算机系统结构实验3.2硬布线版CPU赖晓铮讲述.ppt

算术逻辑运算系列指令的状态机流程图 运算器控制端译码电路 ADD SUB AND OR XOR INC DEC NOT THR(缺省) S3 1 0 1 1 0 0 1 0 1 S2 0 1 0 1 1 0 1 0 1 S1 0 1 1 1 1 0 1 0 1 S0 1 0 1 0 0 0 1 0 1 M 0 0 1 1 1 0 0 1 1 CN 1 0 1 1 1 0 1 1 1 计算机系统结构 实验系列 一、微程序版CPU 二、硬布线版CPU 三、流水线版CPU 四、嵌套中断CPU 赖晓铮 博士 华南理工大学 laixz@scut.edu.cn QQ: （二）硬布线版CPU 实验 实验内容： ● 设计一个硬布线版本CPU：在功能上完全兼容前述的微程序版本CPU：数据通路相同，指令体系相同，不同之处在于改用硬布线逻辑电路产生各时序阶段的微操作信号，取代了微程序控制器。在硬布线CPU上验证微程序版本CPU的指令程序。 实验目的： ● 掌握基于硬布线控制器的CPU设计原理。 ● 理解机器指令的硬布线逻辑实现方法。 硬布线版CPU 电路图 CPU指令集(OP码表) OP码 ( I7 I6 I5 I4 ) 指令助记符 OP码 ( I7 I6 I5 I4 ) 指令助记符 0111 IRET 1111 OR/ORI 0110 MOV 1110