原创力文档- 2
- 0
- 约2.59万字
- 约 35页
- 2016-12-28 发布于辽宁
- 举报
基于FPGA的自动打铃器的设计
学 院 电 子 工 程 学 院
学 号 11111010103
班 级 A1121班
专 业 电 子 信 息 工 程
姓 名 何树良
指 导 教 师 罗静
目 录
第一章 绪论 4
1.1选题目的 4
1.2 FPGA的发展历程 4
1.2.1 FPGA的优点 5
1.3器件及工具介绍 5
1.3.1 QuartusⅡ设计步骤 5
第二章 系统方案设计 5
2.1设计方案分析与选择 5
2.2自动打铃器总体构成 6
2.3分频模块设计 7
2.4消抖模块设计 8
2.5时钟模块设计 8
2.5.1秒计数模块 9
2.5.2分计数模块 9
2.5.3时计数模块 10
2.5.4调时模块 11
2.6闹钟模块设计 12
2.6.1定时模块 12
2.6.2比较模块 13
2.7打铃模块设计 15
2.8报警模块设计 17
2.8.1报警时长设定模块 17
2.8.2蜂鸣器发声模块 17
2.9显示模块设计 18
2.9
文档评论（0）