verilog1-2-ppt.pptVIP

一个模块主要包括：模块的开始与结束、模块端口定义、模块数据类型说明和模块逻辑功能描述这几个基本部分。 （1）模块的开始与结束：以关键词module开始，以关键词endmodule结束的一段程序，其中模块开始语句必须要以分号结束。 （2）端口定义：用来定义端口列表里的变量哪些是输入（input）、输出（output）和双向端口（inout）以及位宽的说明。 （3）数据类型说明：数据类型在语言上包括wire、reg、memory和parameter等类型，用来说明模块中所用到的内部信号、调用模块等的声明语句和功能定义语句。 （4）逻辑功能描述：用来产生各种逻辑（主要是组合逻辑和时序逻辑）。主要包括以下部分：initial语句、always语句、其它子模块实例化语句、门实例化语句、用户自定义原语（UDP）实例化语句、连续赋值语句（assign）、函数（function）和任务（task）。 * * Microelectronics School Xidian University * * Microelectronics School Xidian University 例2.4-1 上升沿D触发器 module dff (din,clk,q,); input din,clk; output q; reg q; always@(posedge clk) q=din