数字电子技术基础教学课件作者赵莹CH4.5课件.pptVIP

组合逻辑电路 4. 5 译码器和数据分配器 译码是编码的逆过程，将二进制代码翻译为原来的含义 4.5.1二进制译码器(Binary Decoder) 输入 n 位二进制代码 如： 2 线 — 4 线译码器 3 线 — 8 线译码器 4 线 — 16 线译码器 A0 Y0 A1 An-1 Y1 Ym-1 二进制 译码器 … … 输出 m 个 信号 m = 2n 2线-4线译码器74LS139逻辑图和逻辑符号图 逻辑表达式为： 2线-4线译码器74LS139逻辑图和逻辑符号图 输入 输出 A 1 A 0 1 0 0 0 0 × × 0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 3 线 - 8 线译码器逻辑图 — 输出低电平有效 2. 集成 3 线 – 8 线译码器 -- 74LS138 引脚排列图 功能示意图 输入选通控制端 芯片禁止工作 芯片正常工作