第5章时序逻辑电路概述.pptVIP

5-* 74LS192构成5进制加法计数器 方法二：利用计数器输出触发异步预置数端 逻辑电路图 状态转换图 5-* 74LS192构成任意进制减法计数器 例5.4.6 试用74LS192构成5进制减法计数器，有必要可外加部分门电路，计数器的初始状态不限。 逻辑电路图 状态转换图 5-* 多片74LS192级联 例5.4.7 利用2片74LS192级联构成100进制加/减计数器，并画出逻辑电路图。 逻辑电路图 5-* 异步计数器二－五－十进制集成计数器74LS290 符号图 结构图 5-* 二－五－十进制集成计数器74LS290 功能表 5-* 符号图 ①引脚简介 ②异步预置9功能 ③异步清零功能 ④工作方式选择 二－五－十进制集成计数器74LS290 5-* 例5.4.8 74LS290构成8421码10进制计数器 逻辑电路图 状态转换图 5-* 例5.4.9 74LS290构成5421码10进制计数器 逻辑电路图 状态转换图 5-* 本章小结 本章主要内容 时序逻辑电路分析 时序逻辑电路设计 部分中规模集成器件 学习方法 5-* The End * * * * 5-* 4位并行输入输出寄存器74LS175 5-* 4位并行输入输出寄存器74LS175 74LS175符号图 74LS175功能表 二、移位寄存器（代码在寄存器中左/右移动） 具有存储 + 移位功能 三、器件实例：74LS 194左/右移，并行输入，保持，异步置零等功能 RD S1 S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入 74LS194符号图 5-* 4位双向移位寄存器74LS194 74LS194的功能表 5-* 例5.4.1 图为一个分频器电路，设电路初态为1111。试画出电路的状态转换图，求输出最低位和时钟信号之间的频率倍数关系。 图5.4.7 例5.4.1逻辑电路图 例5.4.1 移位寄存器74LS194应用举例 5-* 逻辑图 例5.4.1 移位寄存器74LS194应用举例 状态转换图 数字系统中使用最多的时序电路 用于计数、分频、定时、产生节拍脉冲等 分类： 按计数器的模分：十进制，60进制… 按时钟分: 同步、异步 按计数过程中数字增减分：加、减和可逆 按计数器中的数字编码分：二进制、二-十进 制和循环码… 5.4.2 计数器 1.同步计数器 （1）同步二进制加法计数器 原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。 由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： 工作状态 X 0 X X X 置 0(异步) 1 0 X X 预置数(同步) X 1 1 0 1 保持(包括) X 1 1 X 0 保持(C=0) 1 1 1 1 计数 四位二进制同步加法计数器74LSl61 5-* 四位二进制同步加法计数器74LSl61 符号图 功能表 5-* 四位二进制同步加法计数器74LSl61 符号图 状态转换图 5-* 四位二进制同步加法计数器74LSl61 符号图 74LS161输出及进位时序图 5-* 四位二进制同步加法计数器74LSl61 符号图 ①引脚简介 ②输出数据说明 ③异步清零功能 ④同步预置数功能 ⑤进位输出功能 ⑥工作方式选择 5-* 计数器74LSl60和74LSl61的异同 74LS160是一个四位二进制BCD码加法计数器，输出的是8421BCD码（以下简称BCD码），也称为10进制计数器。 74LS161是一个四位二进制加法计数器，也称16进制计数器。其输出从0000到1111自动循环计数。 除了上述计数的模不一样外，74LS160和74LS161在引脚、功能、工作方式等各方面都一样，可一起学习。 5-* 计数器74LSl60/1构成任意进制计数器 74LS160是10进制计数器，74LS161是16进制计数器。可构成其它进制计数器，如7进制、360进制等。 按构成计数器范围大小分为两种： 计数器模小于单个器件计数范围 计数器模大于单个器件计数范围 可利用计数器的同步预置数端、异步清零端、进位输出端等多种方法实现任意进制计数器。 2.任意进制计数器设计 5-* 单个计数器74LSl60/1构成小于其模值的任意进制计数器 例5.4.2 用1片74LSl61构成5进制加法计数器，可外加必要的门电路。要求用3种方法实现，计数器的初始状态不限，但只能包含5个完整的计数状态。 5-*