Altium_designer_rule规则模版说明综述.ppt

Width_signal_50,65,75 对于有多种单线阻抗的。新建相应的class,分别命名为“signal_50”“signal_65”，“signal_75” 根据结构图可更改不同层的线宽 Width_all 更改全局线宽（默认最小7mil，最大100mil） Width优先权 可更改优先权（电地优先权最高，其它情况下线宽要求由细变宽，规则优先级由高到低, ） 需要设置的规则打勾激活 RoutingVias Style设置 RoutingVias_room_Bga_08mm RoutingVias_room_Bga_1mm RoutingVias_all RoutingVias_room_Bga_08mm 更改过孔设置（默认为0.2/0.45mm） 更改或添加Room名称 RoutingVias_room_Bga_1mm 更改过孔设置（默认为12/24mil） 更改或添加Room名称 RoutingVias_all 更改过孔设置（默认为最小12/24mil最大20/40mil ） Routing Vias Style优先权 无需更改优先权（默认设置） 需要设置的规则打勾激活 Differential Pairs Routing设置 DiffPairsRouting_cf90 DiffPairsRouting_cf100 DiffPairsRouting_all