DSP作业..docxVIP

2013-2014（一）DSP 作业学号：1120130107 姓名：崔晓东1 概述TMS320F28335的引脚及其（输入输出）特性，说明IO引脚分别与5V CMOS 、TTL 芯片连接的方法；TMS320F28335的引脚及其（输入输出）特性： TMS320F28335有多种封装形式，下面以176引脚PGF/PTP薄型四方扁平封装（LQFP）为例进行概述，176引脚LQFP封装TMS320F28335顶视图如下：F28335的176个引脚可以分为JTAG相关引脚、闪存相关引脚、时钟相关引脚、复位引脚、ADC信号相关引脚、CPU和I/O电源相关引脚、GPIO和外设信号相关引脚及XRD引脚这几部分。其中和JTAG相关的引脚包括：、TCK、TMS、TDI、TDO、EMU0、EMU1。和闪存相关的引脚包括：VDD3VFL、TEST1、TEST2。其中VDD3VFL为3.3V闪存内核电源引脚，这个引脚应该一直被连接至3.3V。和时钟相关的引脚有：XCLKOUT、XCLKIN、X1、X2。XCLKOUT取自SYSCLKOUT的输出时钟，通过相关寄存器的配置，XCLKOUT的频率可被设置为与SYSCLKOUT相等，或为其一半，或为其四分之一。复位时，XCLKOUT=SYSCLKOUT/4。与其他GPIO引脚不同，复位时，不要将XCLKOUT引脚置于高阻态。当使用外部振荡器时，XCLKIN用来馈入外部时钟信号。X1、X2用来连接外部晶振。若使用外部时钟，X2未用时比须保持在未连接状态。复位引脚是器件复位（输入）和安全装置复位（输出）引脚。器件复位：导致器件终止执行。PC指向包含在0x3FFFC0中的地址；当被置为高电平时，在PC指向的位置开始执行。安全装置复位期间，在512个OSCCLK周期的安全装置复位持续时间内，引脚被驱动为低电平。ADC信号相关引脚包括A、B两组共16个模拟量输入通道ADCINA0—ADCIN7和ADCINB0—ADCINB7及ADCLO、ADCRESEXT、ADCREFIN、ADCREFP、ADCREFM。CPU和I/O电源相关引脚包括VDDA2、VDD1A18、VDD2A18这3个ADC模拟电源引脚，VSSA2、VSS1AGND、VSS2AGND这3个ADC模拟地引脚，VDDAIO(ADC模拟I/O电源引脚)、VSSAIO（ADC模拟I/O地引脚），13个VDD（CPU和逻辑数字电源引脚），8个VDDIO（数字I/O电源引脚）和22个VSS(数字地引脚)。 GPIO和外设信号相关引脚包括GPIO0—GPIO87这88个引脚。可分为A、B、C三组，A组端口包括GPIO0—GPIO31，B组端口包括GPIO32—GPIO63，C组端口包括GPIO64—GPIO87。F28335采用引脚分时复用技术，通过相关寄存器的配置，这88个引脚可以被配置为通用I/O口，也可被配置为增强型脉宽调制（ePWM）模块、增强型正交编码脉冲（eQEP）模块、增强型捕获（eCAP）模块、串行通信接口（SCI）模块、串行外设接口（SPI）模块、外部接口（XINTF）模块、McBSP模块这些模块外设信号的输入或输出端口，或被配置为32位数据线端口或22位地址线端口，或被配置为外部中断输入引脚。其中GPIO0—GPIO38在系统复位时，默认工作模式为通用I/O口模式；所有GPIO引脚为I/O/Z且有一个内部上拉电阻器，此上拉电阻器可在每个引脚上有选择性地被启用或禁止，这一特性仅适用于GPIO引脚，GPIO0—GPIO11引脚上的上拉电阻器在复位时并不启用，GPIO12—GPIO87引脚上的上拉电阻器在复位时被启用。对于F28335的这176个引脚，所用能够产生XINTF输出功能的引脚有8 mA的驱动能力，即使引脚没有配置XINTF功能，也有此驱动能力；所有其他引脚有一个4 mA的驱动能力。I/O引脚与5V CMOS 、TTL 芯片连接的方法：CMOS电路域TTL电路的性能比较见下表：参数CMOS4000系列TTL74LS系列4.62.70.050.53.521.50.8表中是芯片输出高电平最小值是芯片输出低电平最大值是芯片输入高电平最小值 是芯片输入低电平最大值F28335各引脚的输入电压范围为-0.3 V—4.6 V，输入高电平最小值为2 V，最大值为 (3.465 V(max))，输入低电平最大值为0.8 V；输出电压范围为-0.3 V—4.6 V，输出高电平最小值为2.4 V（此时驱动能力最大），输出低电平最大值为0.4 V。参数F283352 V0.8 V2.4 V0.4 V通过上面的两个表格可以看到，若只考虑电平是否兼容，则F28335的引脚与5 V TTL芯片可以直接