第2章单片机结构1508精选.ppt

（2）P3口用作第一功能：通用I/O口 当P3口用作第一功能通用输出时，第二输出功能端应保持高电平，“与非门”为开启状态。CPU输出1时，Q=1，场效应管截止，P3.x引脚输出为1； CPU输出0时，Q=0，场效应管0导通，P3.x引脚输出为0； 2.6 MCS-51的并口结构 */103 （2） P3口用作第一功能：通用I/O口 当P3口用作第一功能通用输入时，该位的锁存器和第二输出功能端需要置“1”， 保证场效应管截止，P3.x引脚的信息通过BUF3和BUF2进入内部总线，完成“读引脚”操作。 BUF3 BUF2 BUF1 2.6 MCS-51的并口结构 */103 （2） P3口用作第一功能：通用I/O口 当P3口用作第一功能通用输入时，也可执行读锁存器操作，此时Q端信息经过缓冲器BUF1进入内部总线。 BUF3 BUF2 BUF1 2.6 MCS-51的并口结构 */103 P3口特点： （1）作通用I / O时，“选择输出功能”应保持高电平， （2）工作于第二功能时，该位锁存器应置1， （3）作输入口时，输出锁存器和选择输出功能端都应置1 （4）第二功能专用输入，取自输入通道缓冲器 （BUF3）输出端，通用输入信号取自“读引脚”。 2.6 MCS-51的并口结构 */103 小结： 1、P0口：地址低8位与数据线分时使用端口， 2、P1口：按位可编址的输入输出端口， 3、P2口：地址高8位输出口 4、P3口：双功能口。若不用第二功能，也可作通用I / O 口。 5、按三总线划分： 地址线：P0低八位地址，P2高八地址； 数据线：P0输入输出8位数据； 控制线：P3口的8位加上/PSEN、ALE共同完成 控制总线。 2.6 MCS-51的并口结构 */103 漏极开路与上拉电阻的概念 →封锁与门≡0 →地址/数据端和与门输出无关 控制端=0→MUX下通→/Q与T2栅极直通 → T1截止→T2漏极开路 2.6 MCS-51的并口结构 T1 T2 */103 为使漏极开路的V1有效，必须通过外接上拉电阻与电源连通，上拉电阻的阻值一般为10kΩ。 注意：P1、P2、P3口无需外接上拉电阻（已有内部上拉电阻） 2.6 MCS-51的并口结构 */103 P0.n的地址/数据分时复用方式（控制端=1） “地址/数据” 端可无条件输入/输出——（真正的）双向口 “地址/数据”方式下没有漏极开路问题，无需外接上拉电阻 2.6 MCS-51的并口结构 */103 双向与准双向，根本原则是双向包含了高阻这个状态，而不在于是否需要先写１或者不写， P1~P3口因为有内部上拉电阻，因此不是双向； P０口内部无上拉电阻，在处于数据／地址功能时，自动完成３态的转换，是双向 2.6 MCS-51的并口结构 */103 最简单的单片机电路图 2.6 MCS-51的并口结构 */103 总结 1、CPU=运算器+控制器 PSW：Cy，OV，P （算术运算中Cy、OV的置位原则） 指针：PC，DPTR，SP 2、控制信号的作用 /PSEN，/RD，/WR，ALE，/EA 3、地址和数据总线的形成方法 P0，P2 4、时钟电路与时序 时钟电路的作用 振荡周期、机器周期、指令周期 时序 */103 总结 5、复位电路 复位的必要性 复位方法 单片机复位后寄存器的初始状态 6、51单片机的存储空间 寻址能力 程序空间和数据空间的结构与特点 工作寄存器、SFR、堆栈 7、单元地址、字节地址、位地址 8、P0、P1口结构特点 */103 * * * * * * * * 寄存器区 00H~1FH 位寻址区 20H~2FH 通用RAM数据区 30H~7FH R0 R1 R2 R3 R4 R5 R6 R7 寄存器0组 寄存器1组 寄存器2组 寄存器3组 00H~07H 08H~0FH 10H~17H 18H~1FH 07 06 05 04 03 02 01 00 0F 0E 0D 0C 0B 0A 09 08 17 16 15 14 13 12 11 10 1F 1E 1D 1C 1B 1A 19 18 67 66 65 64 63 62 61 60 6F 6E 6D 6C 6B 6A 69 68 77 76 75 74 73 72 71 70 7F 7E 7D 7C 7B 7A 79 78 2.5 MCS-51的存储器结构 */103 ③区共有80个存储单元； 每个单元都有一个字节地址，但没有 位地址，也没有寄存器名。 此区可作为堆栈区和中间数据存储区使用——用户RAM区 【注意