第3章存储器及接口讲述.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 74LS138连接示例 E3 E2 E1 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 ＋5V A19 A18 A17 A16 A15 若A19A18A17A16A15输入 “00101”，哪个输出端有效？ 若A19A18A17A16A15输入 “00111”，哪个输出端有效？ 若A19A18A17A16A15输入 “10101”，哪个输出端有效？ ⑵ 全译码 所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多 全译码示例 A19 A18 A17 A15 A14 A13 A16 C B A E3 138 A12～A0 CE Y6 E2 E1 IO/-M 2764 请看地址分析 1C000H 1DFFFH 全0 全1 0 0 0 1 1 1 0 0 0 0 1 1 1 0 地址范围 A12～A0 A19A18A17A16A15A14 A13 全译码示例——地址分析 ⑶ 部分译码 只有部分（高位）地址线参与对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费 部分译码示例 138 A17 A16 A11～A0 A14 A13 A12 (4) (3) (2) (1) 2732 2732 2732 2732 C B A E3 -E2 -E1 IO/-M -CE -CE -CE -CE -Y0 -Y1 -Y2 -Y3 请看地址分析 部分译码示例——地址分析 1 2 3 4 芯片 ××10× ××10× ××10× ××10× A19～ A15 20000H～20FFFH 21000H～21FFFH 22000H～22FFFH 23000H～23FFFH 全0～全1 全0～全1 全0～全1 全0～全1 000 001 010 011 一个可用地址 A11～A0 A14～ A12 ⑷ 线选译码 只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用 线选译码示例 A14 A12～A0 A13 (1) 2764 (2) 2764 CE CE 请看地址分析 线选译码示例——地址分析 1 2 芯片 ××××× ××××× A19～ A15 04000H～05FFFH 02000H～03FFFH 全0～全1 全0～全1 1 0 0 1 一个可用地址 A12～A0 A14 A13 切记： A14 A13＝“00” 的情况不能出现， 此时 00000H～01FFFH 的地址将不能使用 片选端译码小结 存储芯片的片选控制端可以被看作是一根最高位地址线 在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/-M信号）和高位地址的译码选择（与系统的高位地址线相关联） 对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用 4. 存储芯片的读写控制 芯片-OE与系统的读命令线相连 当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线 芯片-WE与系统的写命令线相连 当芯片被选中、且写命令有效时，允许总线数据写入存储芯片 存储器芯片位字扩展 实际上存储器通常都有位向和字向的扩展要求。 扩展方法即位扩展和字扩展的综合运用。 存储容量与地址总线、地址范围的关系 容量 1K 2K 4K 8K 16K 32K 总线数 10 11 12 13 14 15 范围 000 000 000 0000 0000 0000 3FF 7FF FFF 1FFF 3FFF 7FFF 容量 64K 128K 256K 512K 1MB 总线数 16 17 18 19