第三章系统总线讲述.ppt

第３章 系统总线 3.4 总线结构 二、 总线判优控制 总线同一时刻只允许在一对模块之间进行通信。当多个主模块同时要求使用总线时，总线控制机构中的判优和仲裁逻辑按一定的判优原则，来决定由哪个模块优先使用总线。只有获得了总线使用权的模块，才能开始传送数据。总线是多个模块的共享部件，为了正确实现多个模块之间的通信，必须对总线资源进行合理的分配和管理。 三、总线通信 信息在总线上的传送方式可分为同步和异步两种方式 1.同步通信。在同步方式下，通信双方由统一的时钟控制数据的传送，时钟通常是由CPU发出的，并送到总线上的所有部件。经过一段固定时间，本次总线传送周期结束，开始下一个新的总线传送周期。 例3.1 假设总线的时钟频率为100MHZ，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍的数据传输率，可采取什么措施？ 1个时钟周期＝1/100MHZ=0.01μs 总线传输周期为0.01μsX4＝0.04μs 32位＝4Byte 总线的数据传输率为4Byte/(0.04μs)=100Mbps 提高的办法：1.64位 2.200MHZ 例3.2 在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位、7个数据位、1个奇校验位、1个终止位，试计算波特率 1帧＝1＋7＋