华为硬件pcb设计checklist..doc

阶段 项目 序号 检 查 内 容 硬件 设计 PCB 自查 PCB 复审 备注 前期 1 确保PCB网表与原理图描述的网表一致 - - 布局大体完成后 外形尺寸 2 确认外形图是最新的 工艺会签过的外形图应已考虑了工艺问题 3 确认外形图已考虑了禁止布线区、传送边、挡条边、拼板等问题 4 确认PCB模板是最新的 建议采用外形图的DXF、IDF文件 5 比较外形图，确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确 6 确认外形图上的禁止布线区已在PCB 上体现 布 局 7 数字电路和模拟电路是否已分开，信号流是否合理 8 时钟器件布局是否合理 建议利用SI分析，约束布局布线 9 高速信号器件布局是否合理 10 端接器件是否已合理放置 （串阻应放在信号的驱动端，其他端接方式的应放在信号的接收端） 11 IC器件的去耦电容数量及位置是否合理 12 保护器件（如TVS、PTC）的布局及相对位置是否合理 13 是否按照设计指南或参考成功经验放置可能影响EMC实验的器件。如：面板的复位电路要稍靠近复位按钮 14 较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲 15 对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源 16 器件高度是否符合外形图对器件高度的要求 17 压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点 18 在PCB上轴向插装较高的元件，应该考虑卧式安装。留出卧放空间。并且考虑固定方式，如晶振的固定焊盘 19 金属壳体的元器件，特别注意不要与其它元器件或印制导线相碰，要留有足够的空间位置 20 母板与子板,单板与背板,确认信号对应,位置对应,连接器方向及丝印标识正确 非常重要 21 打开TOP和BOTTOM层的place-bound， 查看重叠引起的DRC是否允许 封装库中应准确定义place-bound。 要求见附录B 22 波峰焊面，允许布设的SMD种类为：0603以上（含0603）贴片R、C、SOT、SOP(管脚中心距≥1 mm) 23 波峰焊面，SMD放置方向应垂直于波峰焊时PCB 传送方向 24 波峰焊面，阴影效应区域为0.8 mm（垂直于PCB 传送方向）和1.2 mm（平行于PCB 传送方向），钽电容在前为2.5mm。以焊盘间距判别 要求见附录B 25 元器件是否100% 放置 26 是否已更新封装库（用viewlog检查运行结果） 封装库同步 器件封装 27 打印1∶1布局图，检查布局和封装，硬件设计人员确认 28 器件的管脚排列顺序， 第1脚标志，器件的极性标志，连接器的方向标识 29 器件封装的丝印大小是否合适，器件文字符号是否符合标准要求 器件文字符号要求见附录A 30 插装器件的通孔焊盘孔径是否合适、安装孔金属化定义是否准确 31 表面贴装器件的焊盘宽度和长度是否合适 （焊盘外端余量约0.4mm，内端余量约0.4mm，宽度不应小于引脚的最大宽度） 要求见附录F 32 回流焊面和波峰焊面的电阻和电容等封装是否区分 布 线 E M C 与 可靠性 33 布通率是否100% 34 时钟线、差分对、高速信号线是否已满足（SI约束）要求 包括：阻抗、网络拓扑结构、时延等， 检查叠板设计 没有把握时，应咨询部门的SI工程师 35 高速信号线的阻抗各层是否保持一致 36 各类BUS是否已满足（SI约束）要求 37 E1、以太网、串口等接口信号是否已满足要求 EMC设计准则、ESD设计经验 38 时钟线、高速信号线、敏感的信号线不能出现跨越参考平面而形成大的信号回路 关注电源、地平面出现的分割与开槽 39 电源、地是否能承载足够的电流 （估算方法：外层铜厚1oz时1A/mm线宽，内层0.5A/mm线宽，短线电流加倍） 最小化电源、地线的电感 40