低频第六章11年与12年.pptVIP

例2 已知晶体管T1、T2的?=50，并设VBE（ON）=0.7V，rbb′=0，rce ? ?。要求： （1）画出差模半电路和共模半电路电路图； （2）求T1、T2的静态集电极电流ICQ、电压VCQ和晶体管的输入电阻rb′e； （3）求双端输出时的差模电压增益AVD、差模输入电阻Rid、差模输出电阻Rod； （4）求反向端单端输出（即RL接T2集电极的一端入地）时的差模电压增益AVD（单）；共模电压增益AVC和共模抑制比KCMR；任一输入端看进去的共模输入电阻Ric，任一输出端看进去的共模输出电阻Roc。 （5）*确定电路最大输入共模电压范围。 电路: +6V iC2 T2 T1 iC1 RC RC Re + vi1 — + vi2 — -6V 5.1K? 5.1K? 5.1K? RL 5.1K? 2K? 2K? Rb Rb 2iE iE 解：（1）差模半电路、共模半电路 RL对共模信号开路 Rb T1 Rc + vic - 2REE + voc - Rb T1 Rc 1/2RL + 1/2vid - + 1/2vod ? （2）静态参数 差分式放大电路直流通路 VCC IE2 T2 T1 IE1 RC c2 RC REE -VEE + vo - IE c1 e 0V Rb Rb 2K? 2K? 5.1K? 5.1K? IB1 因为电路对称，所以 因为： 可得： （3）双端输出时 差模电压增益AVD 差模输入电阻Rid 差模输出电阻Rod （4）单端输出时 差模电压增益AVD（单） 共模电压增益AVD 共模输入电阻Rid 差模输出电阻Rod 共模抑制比KCMR (5)电路最大输入共模电压范围 设晶体管的VCB=0时进入饱和区,并略去Rb上的压降。 为保证T1T2工作在放大区，正向最大共模输入电压Vic（max）应满足下式： 可解得 否则晶体管饱和。 如果图中的REE是用恒流源IEE，则只要 为保证T1、T2工作在放大区，负向最大共模输入电压Vic（min）应满足下式： 否则晶体管截止。 由上可得晶体管最大共模输入电压为： 6.2.2 FET差分式放大电路 引言：由BJT组成的差分式电路对共模输入信号有相当强的抑制能力，但它的差模输入阻抗很低。因此，高输入阻抗模拟集成电路中，常采用输入电阻高、输入偏置电流很小的FET差分式放大电路。 一 带恒流源的JFET差分式放大电路 1.电路（单入单出） 课本237页图6.2.6 2.各部分作用： JFET T1、T2是差分对管，BJT T3、T4及R1、R2、R3组成恒流源电路，用于抑制共模信号。其差模电压增益为： 二、NMOSFET差分式放大电路 1.电路（双入双出） P240页图6.2.7 2.各部分作用 耗尽型NMOSFET对管T1、T2组成双入-双出差分式放大电路。增强型NMOSFET对管T3、T4构成差分放大电路的有源负载，TREF、T5、T6组成偏置电路，决定电路的基准电路IREF，T6、T7构成镜像电流源，供给T1、T2的源极恒流源I0。电路中NMOSFET的衬底均接至负电源-VSS或低电位处，保证衬底与N沟道形成的PN结处于反向偏置状态。 结论： FET的差分式放大电路电路结构、工作原理和分析方法与BJT差分式放大电路基本相同，并具有相同的电路特点，只不过是用FET的小信号模型来分析计算而已。由JFET构成的差分式放大电路的输入电阻可达1012?，输入偏置电流约为100pA数量级；而MOSFET 差分式放大电路的输入电阻则可达1015 ?，而输入偏置电流在10pA以下。 6.2.3 差分式放大电路的传输特性 传输特性就是放大电路输出信号（电流或电压）随输入信号变化的函数关系。它可以用BJT的be结值电压vBE与发射极电流IE的基本关系求出。由PN结的伏安特性可知 又因为 由以上各式可解得 由上式做出iC1、iC2与vid的传输特性曲线如图所示。 从传输特性曲线可以看出： 1．当vid=vi1-vi2=0时，ic1+ic2=Io, ic1=ic2=Io/2, 电路工作在曲线的Q点，处于静态。 2. 当vid 在0~±VT的范围内，vid增加时，ic1增加，ic2减小。且ic1、ic2与vid呈线性关系。电路工作在放大区。如图中用竖虚线所示的区域。 3． 当vid≧4VT 即超过±100mV时，曲趋于平坦。当vid增大时，T1管趋于饱和，T2管趋于截止。ic1-ic2几乎不变。这时电路工作在特性曲线的非线性区。差动放大电路呈现良好的限幅特性。 4．在两管的发射极上分别串接电阻R1=R2=Re，可以扩大传输特性的线性范围。如图中虚线所示。 6.3 简单的集成电路运算放大器