DSP技术复习资料-完整版.docVIP

DSP（数字信号处理）技术复习资料 简述数字信号处理器的主要特点（P4）。 数字信号处理（Digital Signal Processing）简称DSP。 主要特点： （1）采用哈佛结构； （2）采用多总线结构； （3）采用流水线结构； （4）配有专用的硬件乘法器-累加器； （5）具有特殊的寻址方式和指令； （6）支持并行指令操作； （7）硬件配置强，具有较强的接口功能； （8）支持多处理器结构。 2. 请给出数字信号处理器的运算速度指标（P6）。 MAC时间：一次乘法和一次加法的时间； FFT执行时间：运行一个N点FFT程序所需的时间； MIPS：每秒执行百万条指令； MOPS：每秒执行百万次操作； MFLOPS：每秒执行百万次浮点操作； BOPS：每秒执行十亿次操作。 （7） 指令周期：执行一条指令所需的最短时间，数值等于主频的倒数；常用ns（纳秒）。 简述C55x的存储器配置情况（P11~12）。 C55x采用统一的存储空间和I/O空间； C55x的片内存储空间共有352KB（146K字），外部存储空间共有16MB（8M字）； 存储区支持的存储器类型有异步SRAM，异步EPROM、同步DRAM和同步突发SRAM； C55x的I/O空间与程序/地址空间分开； I/O空间的字地址为16位，能访问64K字地址； 当CPU读/写I/O空间时，在16位地址前补0来扩展成24位地址。 TMS320C55x的寻址空间是多少？当CPU访问程序空间和数据空间时，使用的地址是多少位（P51、P53~54）。 C55x的寻址空间为16MB（24位地址，2^24 = = 16MB） CPU访问程序空间时，使用24位的地址； 访问数据空间时，使用23位地址，使用时23位地址左移一位将地址总线上的最低有效位（LSB）置0。 VC5509A的PGE LQFP封装芯片共有多少个引脚？其中GPIO引脚有多少个？并行地址总线引脚有多少个？并行双向数据总线引脚有多少个？（P13~15） 引脚：144个； GPIO引脚：7个；（注：GPIO[7:6,4:0]） 并行总线引脚：14个；（注：A[13:0]） 并行双向数据引脚：16个；（注：D[15:0]） C55x的指令分为两个阶段，第一阶段为 取指 阶段，第二阶段为 执行 阶段； C55x的CPU包含4个 40 位的累加器，辅助寄存器ARn有 16 位， XARn有 23 位；（P29、P31） XF位是寄存器 ST1_55 中的第13位，它是一通用的输出位，能用软件处理且可输出至DSP引脚。若要使该引脚输出高电平，可用指令 BSET XF ；（P46） CPL位是寄存器ST1_55中的第14位，指令BCLR CPL的功能是 对CPL清零 ；（P43） 10. INTM位是寄存器 ST1_55中的第11位，该位能够使能或禁止可屏蔽中断，如果INTM=0，C55x 使能 所有可屏蔽中断。（P44） 11. SATA位是寄存器 ST3_55 中的第5位，如果SATA=1，则 执行 A单元ALU的饱和模式；（P50） MPNMC位是寄存器 ST3_55 中的第6位，该位使能或禁止片上ROM，如果MPNMC=0，则为 微计算机 模式， 使能 片上ROM；（P50） VC5509A拥有 160K 字的片内存储器资源，其中有 128K 字RAM和 32K 字ROM。外部扩展存储空间由CE[3:0]组成，其中CE0的首字地址为 0000 2000H ，CE1的首字地址为 0020 0000 H （P51~52） （P58~59） C55x有 32 个中断向量，中断向量指针 IVPD 、 IVPH 应指向中断向量表的首地址； IER0和IER1的功能是什么？（P58） IER0：中断使能寄存器0； IER1：中断使能寄存器1； 当寄存器某位的值为1时，开启该位所控制的中断，为0则关闭该位所控制的中断。 请写出允许定时器0中断的指令代码。 答：IFR0 = IFR0； //清除IFR0中断标志 IFR1 = IFR1； //清除IFR1中断标志 IER0 = 0x00; IER1 = 0x00; //禁止所有可屏蔽中断 IER0 |= 0x0010; //允许TIMER0中断 C55x的不可屏蔽中断有哪几种？（P63） 有三种：（1）硬件中断RESET；（2）硬件中断NMI；（3）软件中断。 C55x支持3种类型的寻址方式，分别是 绝对寻址模式、直接寻址模式和间接寻址模式；（P69） 什么是绝对寻址方式？C5