触发器和时序逻辑电路触器和时序逻辑电路.pptVIP

21.1 双稳态触发器 1 R－S 触发器 基本 R－S 触发器状态状态转换图 可控 R－S 触发器状态状态转换图 2 主从JK触发器 JK 触发器状态状态转换图 5 触发器逻辑功能的转换 21.2 寄存器 1 数码寄存器 2 移位寄存器 由74ls194构成8位双向移位寄存器 21.3 计数器 1 二进制计数器 2）反馈预置法 2 十进制计数器 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 3 N进制计数器 4 环形计数器及扭环形计数器 2）扭环形计数器 21.4 555定时器及其应用 1. 由555定时器组成的单稳态触发器 1. 由555定时器组成的单稳态触发器 1. 由555定时器组成的单稳态触发器 2. 由555定时器组成的多谐振荡器 二片74LS290构成100以内的计数器 例1：二十四进制计数器 二十四分频输出 . 0010(2) 0100(4) S92 S91 Q3 Q0 Q2 Q1 R01 R02 CP1 CP0 计数脉冲 S92 S91 Q3 Q0 Q2 Q1 R01 R02 CP1 CP0 十位 个位 两位十进制计数器(100进制) 工作原理： Q1 D F1 Q2 D F2 Q3 D F3 Q0 D F0 CP 先将计数器置为Q3 Q2 Q1 Q0=1000 而后每来一个C，其各触发器状态依次右移一位。 即： 1000 0100 0010 0001 1） 环形计数器 环行计数器工作波形 CP 1 2 3 4 Q2 Q1 Q0 Q3 环行计数器可作为顺序脉冲发生器。 555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。 555定时器在工业控制、定时、检测、报警等方面有广泛应用。 21.4.1 555定时器的结构及工作原理 1. 分压器：由三个等值电阻构成 2. 比较器：由电压比较器C1和C2构成 3. R-S触发器 4. 放电开关管T 0 1 1 1 1 0 0 0 1 1 0 1 1 直接清零(异步) 保 持 右移(从Q0向右移动) 左移(从Q3向左移动) 并行输入 RD CP S1 S0 功 能 ? ? ? 74LS194功能表 UCC Q0 Q1 Q2 Q3 S1 S0 CP 16 15 14 13 12 11 10 9 74LS194 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 分类 加法计数器 减法计数器 可逆计数器 (按计数功能 ) 异步计数器 同步计数器 (按计数脉冲引入方式) 二进制计数器 十进制计数器 N 进制计数器 (按计数制) 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 1） 异步二进制加法计数器 异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。 清零 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 计数脉冲 三位异步二进制加法计数器 在电路图中J、Ｋ悬空表示J、K=1 下降沿 触发翻转 每来一个CP翻转一次 计数脉冲同时加到各位触发器上，当每个到来后 触发器状态是否改变要看J、K的状态。 由主从型 JK 触发器组成的同步三位二进制加法计数器 J0 =K0 =1 J1 =K1 = Q0 J2 =K2 = Q1 Q0 1 0 1 0 当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次. 清零 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 计数脉冲 三位异步二进制加法计数器 在电路图中J、Ｋ悬空表示J、K=1 下降沿 触发翻转 每来一个CP翻转一次 当相邻低位触发器由1变 0 时翻转 异步二进制加法器工作波形 2分频 4分频 8分频 每个触发器翻转的时间有先后，与计数脉冲不同步 CP 1 2 3 4 5 6 7 8 Q0 Q1 Q2 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0