[8088外部特性及时序.pptVIP

* 5. 其它引脚（续2） Vcc 电源输入，向CPU提供＋5V电源 GND 接地，向CPU提供参考地电平 MN/MX*（Minimum/Maximum） 组态选择，输入 接高电平时，8088引脚工作在最小组态；反之，8088工作在最大组态 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * 5. 其它引脚（续3） TEST* 测试，输入、低电平有效 该引脚与WAIT指令配合使用 当CPU执行WAIT指令时，他将在每个时钟周期对该引脚进行测试：如果无效，则程序踏步并继续测试；如果有效，则程序恢复运行 也就是说，WAIT指令使CPU产生等待，直到引脚有效为止 在使用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * 微机的总线结构 单总线结构 简单，但总线竞争严重 CPU M M 接口 接口 I/O接口 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * “引脚”小结 CPU引脚是系统总线的基本信号 可以分成三类信号： 8位数据线：D0～D7 20位地址线：A0～A19 控制线： ALE、IO/M*、WR*、RD*、READY INTR、INTA*、NMI，HOLD、HLDA RESET、CLK、Vcc、GND Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * 3. 最大模式的引脚定义 当33脚 接地时，CPU处于最大工作方式。 ① QS1、QS0（Queue Status）——指令队列状态信号（输出），从外部可以跟踪CPU内部的指令对列。 ② （Status）——总线周期状态信号（输出），这些信号组合起来，可以指出当前CPU的状态。 ③ （Request/Grant）——总线请求信号/总线允许信号（双向），向CPU输入使用总线的请求信号和CPU输出对总线请求信号的应答。 ④ （Lock）——总线封锁信号（输出），当该引脚输出低电平时，封锁其它总线控制设备提出的总线请求。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * “引脚”提问 提问之一： CPU引脚是如何与外部连接的呢？ 解答：总线形成（第2.5节） 提问之二： CPU引脚是如何相互配合， 实现总线操作、控制系统工作的呢？ 解答：总线时序（第2.5节） Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * 系 统 总 线 形 成与控制电路 微处 理 器 子 系 统 控制总线CB 数据总线DB 地址总线AB 系统总线 I/O设备 I/O接口 存储器 系统总线的形成 微处理器级总线 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * 最小模式——仅支持单处理器 主要需解决： 地址与数据的分离 地址锁存 电路实现方案 用3片8位的锁存器8282实现地址锁存。ALE为锁存控制信号，OE*＝0使锁存的地址直接输出； 用1片双向三态门8286用作数据总线驱动和隔离，DT/R*作为方向控制，DEN*作为开门信号； 其他控制信号由8088直接产生。 补充:最小模式的总线形成 Evaluation only. Created