数字电子2.3(应电专业)概述.pptVIP

2.3 硬件描述语言Verilog HDL基础 2.HDL的特点 HDL以行为描述见长,能抽象描述电子实体的行为,能够进行系统仿真 HDL能进行结构描述,具体描述电子实体的结构,便于存档 共享. HDL能从抽象到具体的多层面上对电子实体进行混合描述,降低了硬件设计的难度 用HDL描述实体的程序既能被仿真,又能被综合.通过仿真可验证设计的正确性;通过综合抽象的设计描述将自动地自上而下转换为实在的逻辑图 电路图 直至版图. VHDL 和Verilog的功能较强属于行为描述语言。两种HDL均为IEEE标准。特别是Verilog由于其句法根源出自C语言,它相对VHDL好用、好学 * * 硬件描述语言HDL(Hardware Description Languag ) 类似于高级程序设计语言.它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统所的逻辑功能。用HDL编写设计说明文档易于存储和修改，并能被计算机识别和处理. HDL是高层次自动化设计的起点和基础. 2.3.1 Verilog语言的基本语法规则 2.3.2 变量的数据类型 2.3.3 Verilog程序的基本结构 2.3.4 逻辑功能的仿真与测试 2.3 硬件描述语言Verilog HDL基础 概述 #起源于美国国防部提出的超高速集成电路研究计划，目的是为了把电子电路的设计意义以文字或文件的方式保存下来，以便其他人能轻易地了解电路的设计意义 。 1.HDL的产生 #随着集成电路的亚微米和深亚微米制造、设计技术的飞速发展，集成电路已进入片上系统SOC（System on a chip）时代。SOC通常是由硬件电路和运行其上的系统软件构成。硬件电路一般使用HDL进行描述. 概 述 数据来源：Synopsys Cor. 交芯片加工厂完成 数字ASIC芯片设计的大致流程与软件 FPGA开发流程与软件 （1）设计定义 （2）HDL Code （3）功能仿真 （4）逻辑综合 （5）前仿真 （6）布局布线 （7）后仿真 （9）在系统测试 逻辑仿真器 逻辑综合器 FPGA厂家工具 逻辑仿真器 逻辑仿真器 （8）静态时序分析 逻辑仿真器： Modelsim、Active HDL、Verilog-XL等 逻辑综合器： LeonardoSpectrum、Synplify、FPGA Express/FPGA CompilerII等 FPGA厂家工具： Altera的Max+PlusII、QuartusII， Xilinx的Foundation、ISE4.1等 3.几种硬件描述语言 ABEL (Advanced Bolean Equation Language) VHDL (V--Very High Speed Integrated Circuit) Verilog HDL （简称Verilog） 能力（capability） VHDL 结构建模 抽象能力强 系统级－算法级－RTL级－逻辑级－门级 Verilog 结构建模 具体物理建模能力强 算法级－RTL级－逻辑级－门级－版图级 4.常用VHDL与Verilog两种语言的比较 数据类型（data type） VHDL 是一种数据类型性极强的语言。支持用户定义的数据类型。严格规定只有类型、字位相同的数据才能进行转递和作用。能利用数据类型检查编程的错误。可以使用抽象（比如枚举）类型为系统建模。 Verilog 数据类型简单。只能由语言本身定义，不能由用户定义。适于硬件结构的建模，不适于抽象的硬件行为建模。 4.常用VHDL与Verilog两种语言的比较 易学性（easiest to learn） VHDL 是一种数据类型很强的语言，欠直观。加之同一种电路有多种建模方法，通常需要一定的时间和经验，才能高效的完成设计。 Verilog 由于Verilog为直接仿真语言，数据类型较简单，语法很直观，故Verilog更易理解和好学。 Verilog更像C，约有50％的结构来自C，其余部分来自ADA。 4.常用VHDL与Verilog两种语言的比较 效 率 VHDL 由于数据类型严格，模型必须精确定义和匹配数据类型，这造成了比同等地verilog效率要低。 Verilog 不同位宽的信号可以彼此赋值，较小位数的信号可以从大位数信号中自动截取自己的位号。在综合过程中可以删掉不用的位，这些特点使之简洁，效率较高。 4.常用VHDL与Verilog两种语言的比较 5.计算机对HDL的处理 逻辑综合 是指从HDL描述的数字逻辑电路模型中导出电路基本元件列表以及元件之间的连接关系（常称为门级网表）的过程。产生门级元件及其