DDS信号发生器的设计例析.docx

实验五??DDS信号发生器的设计?一、?实验目的学习利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。二、?实验原理直接数字频率综合技术，即DDS技术，是一种新型的频率合成技术和信号产生方法。其电路系统具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。fSIN?= M（fclk/2n）DDS基本结构??相位累加器位宽和采样点关系?【例11-12】LIBRARY ieee; --波形数据ROMUSE ieee.std_logic_1164.all;LIBRARY altera_mf;USE altera_mf.altera_mf_components.all;ENTITY data_rom IS????PORT????(???address?????: IN STD_LOGIC_VECTOR (9 DOWNTO 0);????????inclock?????: IN STD_LOGIC ;????????q???????: OUT STD_LOGIC_VECTOR （7?DOWNTO?0）?);END data_rom;?. . .????????init_file = ./data/ rom_data.mif?, --波形数据初始化文件路径????????lpm_hint = ENABLE_RUNTIME_MOD=YES, INSTANCE_NAME=rom2,. . .END;??【例11-13】LIBRARY IEEE;??--32位加法器模块USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ADDER32B IS????PORT (??A : IN STD_LOGIC_VECTOR(31 DOWNTO 0);????????????B : IN STD_LOGIC_VECTOR(31 DOWNTO 0);????????????S : OUT STD_LOGIC_VECTOR(31 DOWNTO 0)?????);END ADDER32B;ARCHITECTURE behav OF ADDER32B IS????BEGIN????S = A + B;END behav;??【例11-14】--32位寄存器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG32B IS????PORT (??Load : IN STD_LOGIC;?????????????DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0);????????????DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END REG32B;ARCHITECTURE behav OF REG32B ISBEGIN????PROCESS(Load, DIN)???BEGIN???IF LoadEVENT AND Load = 1 THEN????--?时钟到来时，锁存输入数据????????????DOUT = DIN;????????END IF;????END PROCESS;END behav;???【例11-15】rom_data.mif??10位正弦波数据文件。完整的1024个8位的正弦波数据自己利用MIF文件生成器自己生成。WIDTH=10;DEPTH=1024;ADDRESS_RADIX=DEC;DATA_RADIX=DEC;CONTENT BEGIN???0 : 513; 1 : 515; 2 : 518; 3 : 521; 4 : 524; 5 : 527;??6 : 530; 7 : 533;?8 : 537; 9 : 540; 10 : 543; 11 : 546; 13 : 549; 13 : 552; 14 : 555;???. . . . . .（略去部分数据）??1018 : 493; 1019 : 496; 1020 : 499; 1021 : 502; 1022 : 505; 1023 : 508;END;????三、实验内容1.用文本输入法将32加法器模块，32位寄存器模块的程序输入，分别存成ADDER32B.vhd,REG32B.vhd, 将它们设置成可调用的元件。2.用Guagle软件生成正弦波形的数据文件即rom_data.mif文件。3.定制LPM_ROM元件。在Toos下的MegaWizard Plug-In Manager管理器中定制一个新的模块。选择Storge下的LPM_ROM,再选择CycloneIII器件系列和VHDL方式，并将此文件保存