一百进制实验报告.docVIP

广东水利电力技术学院 实验报告 课 程 名 称 可编程逻辑器件 实验项目名称 100进制计数器 学 生 班 级 12电子2班 学 生 姓 名 许 炎 庆 2013年 05 月 19 日 一 任务分析 用数码管中的两位来表示个位和十位，然后用分频后的1hz左右的脉冲给个位，当每一个上升沿时个位加一，当加到九，再来一个上升沿时十位就加一。除了一个1hz的脉冲外还要一个1000hz左右的脉冲作为位扫描，还有一个译码。从0 开始 到99 刚好是100进制。 二 任务实施 1 使用vhdl语句，完成一百进制计数器的文本编辑。 2 源程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity dy is port(clk,r,en:in std_logic; --r为清零开关，en为保持开关 d:out std_logic_vector(5 downto 0); --6位数码管 c:out std_logic_vector(6 downto 0)); --7段数码显示 end; architecture du of dy is signal clk_1:std_logic; signal k:std_logic; signal clk_2:std_logic; signal ct:integer range 0 to 1; --接clk_1，二进制计数器 signal du:std_logic_vector(3 downto 0); --个，十位都要四位二进制数 signal d_1:std_logic_vector(5 downto 0); --d=d_1 signal c_1:std_logic_vector(6 downto 0); --c=c_1 signal l1,l2:std_logic_vector(3 downto 0); begin process(clk) --clk分频得1000hz脉冲clk_1 variable cnt1:integer range 0 to 250; variable cnt2:integer range 0 to 100; begin if clkevent and clk=1 then if cnt1=250 then cnt1:=0; if cnt2=100 then cnt2:=0; clk_1=not clk_1; else cnt2:=cnt2+1; end if; else cnt1:=cnt1+1; end if; end if; end process; process(clk) --clk分频得1hz脉冲clk_2 variable cnt1:integer range 0 to 25000; variable cnt2:integer range 0 to 1000; begin if clkevent and clk=1 then if cnt1=25000 then cnt1:=0; if cnt2=1000 then cnt2:=0; clk_2=not clk_2; else cnt2:=cnt2+1; end if; else cnt1:=cnt1+1; end if; end if; end process; process(clk_1) --clk_1目的是使个位和十位分开没联系，而且两个一直亮，因为clk_1很高 begin if clk_1event and clk_1=1 then if ct=1 then ct=0; else ct=ct+1; end if; end if; end process; process(ct) begin case ct is when 0=d_1=111101; --ct有0，1二种情况，当0时十位亮 when 1=d_1=111110; --当1时个位亮(如果clk-1很小，个位和十位就会闪只会亮一个 when others=null; end case; end process; process(d_1) begin case d_1 is when 111101=du=l1; --l2赋值给十位 when 111110=du=l2; --l1赋值给个位（他们