电子信息技术综合性课程设计(编程下载).pptVIP

6、作图规范，所有作图必须用铅笔和直尺，不能用钢笔或中性笔作图，并标明图名和图号。图号图名在图的正下方，表号表名在表的正上方。 字迹工整，语句通顺； 严禁抄袭！ 成绩考核 平时成绩占30%； 实践操作成绩占30%； 课程设计报告成绩占40%。 谢谢大家！ 电子信息技术综合性课程设计开题 设计题目：基于FPGA的交通信号灯控制器的设计 主讲：徐金龙 设计一个十字路口交通信号灯控制器，假设十字路口是A方向和B方向交叉而成的，A方向和B方向分别设置红（R）、黄(Y)、绿(G)和左拐(L)四盏灯，以及倒计时显示器，用以指挥车辆和行人有序的通过。 A B 左拐灯(L)亮表示左转车辆可以通行；绿灯(G)亮表示直行车辆可以通行；黄灯(Y)亮表示左转或直行车辆即将禁行；红灯（R）亮表示左转和直行车辆禁行；倒计时显示器用来显示允许通行或禁止通行的时间。 一、设计任务 二、设计功能基本要求 1、在十字路口A和B两个方向各设一组红（R）、黄(Y)、绿(G)和左拐(L)四盏灯。四灯的点亮顺序为：绿灯→黄灯→左拐灯→黄灯→红灯； 2、在A和B两个方向各设一组倒计时显示器。A方向四个灯亮时间分别为：55秒（红）、40秒（绿）、5秒（黄）和15秒（左拐灯） ；B方向的四个灯亮时间分别时间为：65秒（红）、30秒（绿）、5秒（黄）和15秒（左拐灯） ； 3、可根据实际需要改变灯亮时间，但必须符合交通规则。（扩展要求之一） 三、设计内容 1、根据设计要求和确定的设计方案，计算并确定电路的元器件参数； 2、电路原理图的设计与电路的制作，用画电路图的软件完成电路原理图的设计。 3、用软件（MAX+PLUS II或QuartusⅡ）完成电路程序的设计与仿真；仿真时，一定要把功能验证完，如果一次仿真不能完全验证全部功能，可以分成模块单独仿真。 4、程序的下载和系统调试。 四、设计成果： 1、实物作品一件； 2、设计报告一份； 五、系统分析： 根据设计要求，交通信号灯控制器系统框图如图所示 控制电路 AL AY AG AR BL BY BG BR 两位LED 两 位 LED 计时电路 译码显示电路 使能信号EN 时钟信 号CLK LAMPA[3..0] LAMPB [3：0] ALED[15..0] BLED[15..0] 分频电路 秒时钟信号 从设计要求中得出计数值与交通信号灯的亮灭的关系如下表所示： 绿灯 黄灯 左拐 黄灯 红灯 A方向（s） 40 5 15 5 55 B方向（s） 30 5 15 5 65 交通信号灯的状态转换如下表所示： 状态S S0 S1 S2 S3 S4 S5 S6 S7 A方向 AG AY AL AY AR AR AR AR 亮灯时间(s) 40 5 15 5 55 B方向 BR BR BR BR BG BY BL BY 亮灯时间(s) 65 30 5 15 5 六、设计相关介绍（这不能作为标题） 1、PLD芯片（MAX7000S系列EPM7128SLC84-15） PLCC封装，引脚分布图（共84个），68个用户I/O口 引脚分布（其中16个专用） GCLK：全局时钟脚，这个脚的驱动能力最强，到所有逻辑单元的延时基本相同，所以如系统有外部时钟输入，建议定义此脚为时钟脚。如想用其他脚为时钟输入，必须在在菜单：Assign/Global project logic synthesis/Automatic global把GCLK前面的勾去掉。这样任意一个I/O脚均可做时钟输入脚。 OE1：全局输出使能,如有三态输出，建议由此脚来控制（也可由内部逻辑产生输出使能信号），优点和用法同上。 OE2/GCLK2：全局输出使能/全局时钟脚，两者皆可。 GCLRn：全局清零，如有寄存器清零，建议由此脚来控制（也可由内部逻辑产生清零信号），优点和用法同上。 分配这些脚和分配普通I/O脚是一样的， 先在Assign/device中选好器件型号，再在Assign/pin中填入你想分配的管脚号和类型，或直接在原理图中选中input或output,点鼠标右键，选assign/pin填入你想分配的管脚号，编译一遍即可。但要注意菜单：Assign/Global/project logic synthesis/Automatic global中的设置。 不用的全局信号和专用输入管脚应接地，其他不用的管脚一般悬空。Max+plus II中的报告文件(*.rpt) 详细说明了管脚的接法。如不用的管脚与外电路相连，为保证不影响外电路,应将此管脚定义为输入脚，但不接逻辑。  在各种封装5.0V的器件可以设置为3.3V或5.0V的I/O引脚操作。这些器件有