《数字电子技术期末复习》.docVIP

分析下图所示组合逻辑电路 解：（1） ， ， ， ， (2)根据逻辑电路图写出输出函数表达式 ： 化简输出函数表达式 (3)列出真值表 ： (4)功能评述 该电路具有检查输入信号取值是否一致的逻辑功能，一旦输出为1，则表明输入不一致。通常称该电路为“不一致电路”。  分析可知，该电路的设计方案不是最简的。根据简化函数表达式，可画出实现给定功能的简化逻辑电路图。 分析下图所示逻辑电路 解：写出输出函数表达式 用代数法化简输出函数如下： 列出真值表 由真值表可以看出，若将A、B分别作为一位二进制数，则 S是 A、B 相加的“和”，而 C是相加产生的“进位”。该电路称作“半加器”，它能实现两个一位二进制数加法运算。 分析下图所示组合逻辑电路，假定电路输入ABCD为8421码，说明该电路功能。 解：写出该电路输出函数表达式 列出真值表 功能：8421码转换成余3码！ 请用与非门设计一个四人无弃权表决电路。多数赞成则天通过。 请根据设计步骤给出逻辑电路图，并选用74系列的与非门实现（参考：74LS00），给出逻辑图对应逻辑门的引脚判断。说明用几个与非门实现该电路 74LS00芯片资料如下： 已知： ，用适当的译码器和适当的逻辑门实现该电路功能。 用数据选择器（MUX）实现逻辑函数F(A,B,C)=∑m(3,4,5,7) 用两种方法实现 用4路数据选择器74LS153实现4变量逻辑函数F(A,B,C,D)=∑m(0,2,3,7,8,9,10,13)的功能 解 用4路选择器实现该函数时，应从函数的4个变量中选出2个作为MUX的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。 选用变量A和B作为选择控制变量 选用变量C和D作为选择控制变量 可见，用n个选择控制变量的MUX实现n+2个以上变量的函数时，MUX的数据输入函数Di一般是2个或2个以上变量的函数。函数Di的复杂程度与选择控制变量的确定相关，只有通过对各种方案的比较，才能从中得到最简单而且经济的方案。 用4位二进制并行加法器设计一个4位二进制并行加/减法器 解：根据问题要求，设减法采用补码运算，并令 A = a4a3a2a1 ----- 为被加数(或被减数)； B = b4b3b2b1 ----- 为加数(或减数)； S = s4s3s2s1 ----- 为和数(或差数)； M-----为功能选择变量。当M=0时，执行A+B；当M=1时，执行A-B； 由运算法则可归纳出电路功能为： 当M=0时，执行 a4a3a2a1 + b4b3b2b1 + 0 (A+B) 当M=1时，执行 a4a3a2a1 + + 1 (A-B) 分析结果表明，可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能。 具体实现： 将4位二进制数a4a3a2a1直接加到并行加法器的A4A3A2A1输入端，4位二进制数 b4b3b2b1 分别和M异或后加到并行加法器的 B4B3B2B1 输入端。并将M同时加到并行加法器的 C0 端。 实现给定功能的逻辑电路图如右图所示： 写出与非门组成的触发器的次态方程，并根据已给波形画出输出Q的波形；（设初始状态为1） 解： 说明由RS触发器组成的防抖动电路工作原理，画出对应输入波形和输出波形； 解：工作原理见课本P143；波形见右图 写出下图所示触发器的次态方程，指出CP脉冲到来时，触发器置1的条件； 解： 分析下列时序逻辑电路 解：该电路有一个输入x和一个输出Z。输出Z与输入x及电路状态均有直接联系，因此属于Mealy型。 1．写出输出函数和激励函数的表达式 2.列出电路次态真值表 根据激励函数表达式和D触发器的功能表，可作出该电路的次态真值表如下表所示 次态真值表 输入 x 现态 y2y1 激励函数 D2 D1 次态 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 1 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 1 0 1 （2）D触发器功能表 D Qn+1 功能说明 0 1 0 1 置0 置1 3.作出状态表和状态图 根据输出函数表达式和次态真值表，可作出该电路的状态表和状态图如下。 现 态 y2 y1 次态/