电磁兼容与信号完整性设计规范..doc

武汉光迅科技有限公司 Accelink Technologies Co., Ltd 管 理 规 程 电磁兼容与信号完整性设计规范 文件编号： 生效日期： 编 制： 江毅 日 期： 审 核： 日 期： 批 准： 日 期： 页 数： 共 页 版 本： 第 A 版 文件发放号： 目 录 0. 修改记录 2 1. 目的 3 2. 适用范围 3 3. 职责 3 3.1 开发工程师 3 3.2 开发管理部 3 4. 工作程序 3 4.1 新增备案 3 4.2 更改程序 11 4.3 通讯协议的调用 11 4.4 通讯协议规范 11 5. 相关文件 11 6. 附件 12 7. 记录 16 1) 18 修改记录修改状态 生效日期 文件修改单编号 目的 适用范围职责3.1 开发工程师 3.2 开发管理部 工作程序 4.1 基本术语 EMC Electromagnetic Compatibility EMI Electromagnetic Interference ESD Electrostatic Discharge (待补充) 4.2 电磁兼容基本概念 EMC的定义 设备在共同的电磁环境中能一起执行各自功能的共存状态。 EMC模型与抑制方法 EMC设计的层次及主要工作 4.3 电磁兼容性的要求 通信产品类电磁兼容性标准要求 电快速瞬变脉冲群试验 静电放电试验 雷击浪涌试验 电磁发射试验 敏感度试验 (待细化)  4.4 电磁屏蔽设计技术 (待补充) 4.5 互连电缆设计技术 互连电缆的接地 屏蔽电缆一般分为低频电缆和高频电缆 对低频信号电缆屏蔽层应单点接地 对屏蔽的电力电缆和高频电缆的屏蔽层至少应在电缆两端接地。 当电缆长度L0.15λ时，要求单点接地，一般均在输出端接地，不存在接地环路，磁屏蔽效果好，也可在输入端接地； 当电缆长度L0.15λ时，采用多点接地，一般屏蔽层按0.05λ或0.1λ的间隔接地，以降低地线阻抗，减少地电位引起的干扰； 对于输入信号电缆的屏蔽层，不能在机壳内接地，只能在机壳的入口处接地，此时的屏蔽层上的外加干扰信号直接在机壳入口处入地，避免屏蔽层上的外加干扰信号带入设备内的信号电路上； 对于高输入或高输出阻抗电路，尤其是在高静电环境下，可能需要双层屏蔽的电缆，此时内屏蔽层可以在信号源端接地，外屏蔽层则在负载端接地。 4.6 印制板设计技术 4.6.1印制板设计的基本原则 减少设计带宽 通常办法 电源输入端滤波 IC芯片滤波 存储型器件接去耦电容 基尔霍夫定律 差模/共模电流的耦合控制 印制线间距的准则（3-W原则） 存在于PCB走线之间的串扰不仅与时钟或周期信号有关，而且与系统中的其他重要走线有关。数据线、地址线、控制线和I/O都会受到串扰和耦合的影响。 3-W原则：走线间的距离间隔（走线中心间的距离）必须是单一走线宽度的3倍。 5/5原则 时钟频率超过5MHz或上升时间小于5ns时，需要使用多层板。 4.6.2信号完整性设计 信号完整性（SI）是指在信号线上的信号质量好坏；在要求的时间内，信号能以要求的时序、持续时间和电压幅度作出响应，不失真的从源端传递到接收端。 高速信号的电磁干扰以及传输线效应将导致信号完整性降低，出现串扰、数据丢失、判断出错等问题。 影响信号完整性的主要因素有： 电路与网络的阻抗不匹配所引起的反射。（线宽变化、信号层间转移、接插件与分支线、源端负载不匹配等） 电路与网络间的分布参数所引起的信号串扰。（分布电容、分布电感） 有源及功率器件开关所引起的电源及地的电位波动。 控制方法 反射的抑制 （待补充） 串扰的抑制 减小两根或多根信号线的平行长度； 尽可能加大两平行线的间距； 3-W原则代表的是逻辑电流中近70%的通量边界 10-W原则代表的是逻辑电流中近98%的通量边界 距接地面的距离减小可以使串扰耦合迅速减小 在PCB（尤其是高频电路PCB）的设计中，可以在装元件的一面用铜箔作为地平面，使其串扰显著减小； 对于微带传输线和带状传输线，将走线高度限制在高于地线平面10mil以