CRC码生成与效验电路的设计.docVIP

沈阳航空工业学院 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：CRC码生成与效验电路的设计 院（系）：计算机学院 专 业：计算机科学与技术 班 级：4401102 学 号：200403011055 姓 名：刘 鹏 指导教师：李 平 完成日期：2006年12月31日  目 录 第1章 总体设计方案 1 1.1 设计原理 1 1.2 设计思路 2 1.3 设计环境 2 第2章 详细设计方案 3 2.1 顶层方案图的设计与实现 3 2.1.1创建顶层图形设计文件 3 2.1.2器件的选择与引脚锁定 4 2.2 功能模块的设计与实现 5 2.2.1模2除模块的设计与实现 5 2.2.2 CRC效验码模块的设计与实现 6 2.3 仿真调试 7 第3章 编程下载与硬件测试 9 3.1 编程下载 `9 3.2 硬件测试及结果分析 9 参考文献 11 附 录（程序清单或电路原理图） 12第1章 总体设计方案 1.1 设计原理 二进制信息位流沿一条线逐位在部件之间或计算机之间传送称为串行传送。 CRC码一般是指k位信息码之后拼接r位校验码。应用CRC码的关键是如何从k位信息位简便地得到r位效验位，以及如何从k+r位信息码判断是否出错。 CRC码生成： 多项式M(x)·x3除以生成多项式G(x)所得的r位余数为效验位（为了得到 R位余数，G(x)必须是r+1位）。然后将余数拼接在信息组左移r位空出的r位上，就构成了这个有效信息的CRC码。（因为k=4,所以k-1=3位） CRC码效验： 将收到的循环效验码用约定的生成多项式G(x)去除，如果码字无误则余数应为0，如果某一位出错，则余数不为0，不同位数出错余数不同。更换不同的待测码字可以证明：余数与出错位的对应关系是不变的，只与码制和生成多项式有关，对于其他码制或选用其他生成多项式，出错模式将发生变化。 如果循环码有一位出错，用G(x)作模2除将得到一个不为0的余数。可通过异或门将它纠正后在下一次移位时送回A7继续移满一个循环，就得到一个纠正后的码字。 M(x)=1100 G(x)=1011 A1 A2 A3 A4 A5 A6 A7 余数 出错位 正确 1 1 0 0 0 1 0 0 0 0 无 错误 1 1 0 0 0 1 1 0 0 1 7 错误 1 1 0 0 0 0 0 0 1 0 6 错误 1 1 0 0 1 1 0 1 0 0 5 错误 1 1 0 1 0 1 0 0 1 1 4 错误 1 1 1 0 0 1 0 1 1 0 3 错误 1 0 0 0 0 1 0 1 1 1 2 错误 0 1 0 0 0 1 0 1 0 1 1 表1.1 CRC码出错模式 1.2 设计思路 本电路的CRC码的产生与校验由一个模2除法器电路，异或门，3-8译码器等器件实现CRC的生成与校验。 移位后的信息码与生成多项式经过模2除法器生成7位CRC码。校验电路是移位后的信息码与生成多项式相除，得到的结果通过3-8译码器与异或门进行校验，最后与原数据进行拼接，最后输出正确的CRC校验码。 1.3 设计环境 ·硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机； ·EDA环境：Xilinx foundation f3.1设计软件。 第2章 详细设计方案 2.1 顶层方案图的设计与实现 CRC码顶层方案图采用原理图设计输入方式，电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。 2.1.1创建顶层图形设计文件 顶层图形文件主要由一个求余数模2除法器-U18和3-8译码器、异或门、模2除法器封装在一个芯片中的-U21组成的一个完整的设计实体。可利用Xilinx foundation f3.1模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。 图2.1 CRC 码顶层图形文件结构 2.1.2器件的选择与引脚锁定 （1）器件的选择 由于硬件设计环境是基于伟福COP