[第四章--触发器介绍.pptxVIP

代数法化简不完整：1-12（1）1-13（8）卡诺图化简：画包围圈1-17（3） （5） （7）10第一章作业存在的问题组合逻辑电路设计 设8421BCD码ABCD的十进制数为N（N0），当N能被3或4整除时，输出L为高电平1。要求列出真值表、写出逻辑函数；并用与非门实现逻辑函数；画出逻辑电路图。10第四章 触发器第一节 触发器的电路结构及工作特点第二节 触发器的逻辑功能及功能转换第三节 集成触发器的主要参数10作 业4-24-34-64-11√4-194-2010CP第一节 触发器的电路结构及工作特点 锁存器和触发器是构成各种时序电路的存储单元电路，共同点是都具有0和1两种稳定状态，一旦状态稳定，就能自行保持，并长期存储1位二进制码，直到有外部信号作用才有可能改变。 锁存器是一种对脉冲电平敏感的存储单元电路，可以在特定输入脉冲电平作用下改变状态。 触发器是一种对脉冲边沿敏感的存储电路，只有在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才能改变状态。10本节主要内容一、基本RS锁存器二、逻辑门控RS锁存器三、主从触发器 主从RS触发器 主从JK触发器 T触发器和T’触发器 CMOS主从结构D触发器四、边沿触发器 维持阻塞D触发器 利用传输延迟的边沿JK触发器10b.国标逻辑符号a.逻辑电路图一、基本RS锁存器（一）用与非门组成的基本RS锁存器电路结构和逻辑符号10Q =1、=01状态或置位状态 Q =0、=10状态或复位状态 锁存器有两个互补的输出端，通常把Q端的状态作为锁存器的状态。有两个输入端R、S，低电平有效逻辑电路图的另一种画法10(二)逻辑功能分析两个概念初态：R、S信号作用前Q端的 状态，初态用Q n表示。次态：R、S信号作用后Q端的 状态，次态用Q n+1表示。10XX(二)逻辑功能分析约束条件: S+R = 1，即不允许S=R=0RSQnQn+1功能说明000001011010111110不定（不允许）1100置0（复位）1001置1（置位）1100保持原状态1110不稳定状态的约束R=S=0同时撤消时电路的状态可能有三种情况1、锁存器为1状态2、锁存器为0状态3、锁存器处于振荡状态10例 用与非门组成的基本RS锁存器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。解：10逻辑图逻辑符号（三）或非门构成的基本RS锁存器输入端高电平有效10逻辑功能分析约束条件: SR = 0，即不允许S=R=1RSQnQn+1功能说明0000保持原状1（置位0（复位）1010110X不定（不允许）111X10一、基本RS锁存器10 电路结构 国标逻辑符号二、逻辑门控RS锁存器（一）电路结构和逻辑符号 简单RS锁存器 锁存使能输入端使能信号控制门电路10Q3 = SQ4 = R S=0，R=0：Qn+1=Qn（二）逻辑功能分析CP =0：状态不变CP =1：状态发生变化。 S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф10CP R SQnQn+1功能说明 0× × 1 0 0 1 0 0 Qn 0 1 Qn+1 0 1保持原状态 1 0 1 1 0 1 0 1 1 1置1（置位） 1 1 0 1 1 0 0 1 0 0置0（复位） 1 1 1 1 1 1 0 1 X X不定（不允许）逻辑门控RS锁存器的特征表状态不变10不稳定状态的约束当R=S=1时当CP由1变0时锁存器的状态不定。当CP=1时，R、S同时由1变0时锁存器的状态不定。10例 逻辑门控SR锁存器的CP、S、R的波形如下图虚线上边所示，锁存器的原始状态为Q = 0，试画出的波形。 Q3、Q4、Q和Q10逻辑功能RSQnQn+1功能说明a.逻辑电路图0X00不定001X0100置00110b.国标逻辑符号1001置110111100保持1111小 结一、基本RS锁存器10约束条件: S+R = 1逻辑功能功能说明CP R SQnQn+1 电路结构 0 × × 1 0 0 1 0 0 Qn 0 1 Qn+1 0 1状态不变保持原状态 国标逻辑符号 1 0 1 1 0 1 0 1 置1 （置位） 1 1 1 1 0 1 1 0 0 1 置0 （复位） 0 0 1 1 1 1 1 1 0 1 不定 （不允许） X X二、逻辑门控RS锁存器10约束条件: SR = 0（CP=1）(三)锁存器功能的几种描述方法1．特性方程2．状态转换图3．驱动表4．