秒表设计概念.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
单片机课程设计报告书 课题名称 秒表设计 姓 名 学 号 院、系、部 专 业 指导教师 2016年 7 月10日 秒表设计 一、设计目的 以单片机为基础,用C语言编写程序,完成一个可以实现开始、复位、暂停、继续,并且以精度为0.1秒正计时、倒计时的秒表。锻炼硬件和软件相结合的能力。 设计要求 1、可启动、暂停、继续、复位。 2、4位显示,精确到0.1(999.9)。 3、可正计时、倒计时。正计时时,从0000开始,最大到999.9秒,倒计时时,从设定时间开始。 4、通过键设定时间,可设定正计时的结束时间和倒计时的开始时间,当到 达设定时间或倒计时到0时报警,数码管闪烁最后时间。 硬件电路设计 3.1系统结构框图 图3-1系统框图 秒表设计系统主要由单片机、显示数码管、锁存器、开关、电容几部分组成。系统框图如图3-1所示。 3.2 STC89C52单片机介绍 89C52共有四个八位的并行双向口,即有32根输入输出口线。各口的每一位均由锁存器、输出驱动器和输入缓冲器组成。 VCC(40引脚:电源电压VSS(20引脚:接地P0端口(P0.0P0.7,3932引脚):P0口是一个漏极开路的8位双向I/O口。作为输出端口,每个引脚能驱动8个TTL负载,对端口P0写入“1”时,可以作为高阻抗输入。在访问外部程序和数据存储器时,P0口也可以提供低8位地址和8位数据的复用总线。此时,P0口内部上拉电阻有效。在Flash ROM编程时,P0端口接收指令字节;而在校验程序时,则输出指令字节。验证时,要求外接上拉电阻。 P1端口P1.0~P1.7,18引脚:P1口是一个带内部上拉电阻的8位双向I/O口。P1的输出缓冲器可驱动4个TTL。对端口写入1时,通过内部的上拉电阻把端口拉到高电位,这是可用作输入口。P1口作输入口使用时,因为有内部上拉电阻,那些被外部拉低的引脚会输出一个电流。P1口特点是输出锁存器,输出时没有条件。输入缓冲,输入时有条件,即需要先将该口设为输入状态,先输出1此外,P1.0和P1.1还可以作为定时器/计数器2的外部输入T2。P1.1还可以作为定时器/计数器2的T2EX。 P2端口(P2.0~P2.7,21~28引脚):P2口是一个带内部上拉电阻的8位双向I/O端口。P2的输出缓冲器可以驱动4个TTL负载。对端口写入1时,通过内部的上拉电阻把端口拉到高电平,这时可用作输入口。P2作为输入口使用时,因为有内部的上拉电阻,那些被外部信号拉低的引脚会输出一个电流。在访问外部程序存储器和16位地址的外部数据存储器时,P2送出高8位地址。在访问8位地址的外部数据存储器时,P2口引脚上的内容在整个访问期间不会改变。 P3端口(P3.0~P3.7,10~17引脚):P3是一个带内部上拉电阻的8位双向I/O端口。P3的输出缓冲器可驱动4个TTL负载。对端口写入1时,通过内部的上拉电阻把端口拉到高电位,这时可用作输入口。P3做输入口使用时,因为有内部的上拉电阻,那些被外部信号拉低的引脚会输入一个电流。P3口除作为一般I/O口外,还有其他一些复用功能如下: P3.0---RXD,串行输入口P3.1---TXD,串行输出口P3.2---INT0,外部中断0的请求P3.3---INT1,外部中断1的请求P3.4---T0,定时器/计数器0外部计数脉冲P3.5---T1,定时器/计数器,1外部计数脉冲P3.6---WR,外部数据存储器写选通P3.7---RD,外部数据存储器读选通 图3-2 STC89C52引脚图 3.3 按键扫描电路 按键电路由8个开关组成。8个开关分别为启动定时键时控制数码管四位显示的4个按键(K0、K1、K2、

文档评论(0)

4477769 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档