EDA课程计报告模板.docVIP

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA课程计报告模板

一.设计要求 1.主干道和支干道自动循环。主干道和支道每次通行的时间为30s,而在两个状态交换过程出现的主黄,支红和主红,支黄状态,持续时间都为4s。 2. 手动设置主干道和支道每次通行的时间分别为为30s、40s、50s; 二.实验目的 1、熟悉VHDL语言 2、学习十字路口交通灯的设计,调试,仿真以及对仿真波形的调试 三.实验原理 本课设通过设置计数初值使交通信号灯跟随时间的变化而变化。主干道绿灯支干道红灯亮,30秒后,主干道黄灯支干道红灯亮,4秒钟之后,主干道红灯支干道绿灯亮,30秒之后主干道红灯支干道黄灯,亮4秒,回到初始状态,按照此规律,实现交通灯的亮灭。 四.实验方案 交通灯信号控制器的原理图 五.源程序(*.vhd)和原理图(*.gdf) library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity jtdkz is port(clk,j,k,l:in std_logic; rm,ym,gm,rf,yf,gf:out std_logic); end jtdkz; architecture arc of jtdkz is type state_type is(a,b,c,d); signal state:state_type; signal sm:integer; begin cnt:process(clk) variable s:integer range 0 to sm; variable nclr,en:bit; begin if ((not j)and k)=1 then sm=29; elsif((not j)and (not k)and l)=1 then sm=39; else sm=49 end if; if(clkevent and clk=1)then if nclr=0then s:=0; elsif en=0then s:=s; else s:=s+1; end if; case state is when a=rm=0;ym=0;gm=1; rf=1;yf=0;gf=0; if s=sm then state=b;nclr:=0;en:=0; else state=a;nclr:=1;en:= end if; when b=rm=0;ym=1;gm=0; rf=1;yf=0;gf=0; if s=3 then state=c;nclr:=0;en:=0; else state=b;nclr:=1;en:=1; end if; when c=rm=1;ym=0;gm=0; rf=0;yf=0;gf=1; if s=sm then state=d;nclr:=0;en:=0; else state=c;nclr:=1;en:=1; end if; when d=rm=1;ym=0;gm=0; rf=0;yf=1;gf=0 if s=3 then state=a;nclr:=0;en:=0; else state=d;nclr:=1;en:=1; end if; end case; end if; end process cnt; end arc; 分频器: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity fenpin is port (CLR,CLK:in std_logic ; q:buffer std_logic); end fenpin; architecture one of fenpin is signal counter:integer range 0 to 624999; begin process (CLR,CLK) begin if(CLK=1 and CLKevent) then if CLR=1 then counter=0; elsif counter =624999 then counter=0; q=not q else counter=counter+1; end if; end if; end process; end one;

文档评论(0)

152****5013 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档