EDA实验报告ED实验报告.docVIP

EDA应用实验 实验报告 学 号：2840710840 姓 名： 陈信伟 院 系：微电子技术系 专 业：嵌入式 教 师：李海 2010年 12 月 实验一 一位全加器的设计 实验时间：2010-9-25 实验地点：第二实验楼406 一、实验目的 通过此实验让我们初步了解、熟悉和掌握FPGA开发环境及软件的使用以及VerilogHDL语言的程序编写方法。 二、实验原理和内容 实验内容： 建立以个1位全加器，并且通过SmartSOPC实验箱上的按键KEY1～KEY3输入信号，分别为A、B和Cin，并通过LED1～LED3指示相应状态。输出Sum和Cout通过LED7和LED8指示（灯亮表示输入或输出为“1”）。 实验原理：根据1位全加器的电路原理图真值表用verilog HDL语言描述。 三、实验步骤 1 启动 QuartusⅡ建立一个空白工程，然后命名为full_add.qpf。 2建立VerilogHDL源程序文件full_add.v，输入程序代码并保存，然后进行综合编译。若在编译过程中发现错误，则找出并更正错误，直至编译成功为止,并生成图形符号文件full_add.bdf。 3波形仿真验证，步骤如下： ①在QuartusⅡ主界面中选择FileNew命令，打开新建文件对话框，在该对话框中选择OtherFiles选项卡，从中选择 VectorWaveform File,单击OK关闭建立一个空的波形编辑器窗口，默认名为Wavefroml.vwf.选择File→Save as 改名为full_add.vwf并保存。 ②在Name选项卡内双击鼠标左键，在弹出的对话框中单击Node Finder 按钮，并进行相应的设置。 ③波形编辑器默认的仿真结束时间为1us，根据仿真需要，可以自由设置仿真文件的结束时间。选择Edit→End time? 命令，弹出结束时间对话框，在该对话框的Time文本框内输入仿真结束时间，时间单位可选为s、ms、us、ns、ps。单击OK按钮完成设置。本例采用 默认设置(即1us)。 ④编辑输入节点波形.编辑时将采用到波形编辑工具栏中各种工具.工具栏中显示了各种工具的功能。按要求编辑输入节点(a、b、cin)的信号并保存文件． ⑤在 QuartusⅡ主界面下选择Tools→Simulator Tool命令，弹出对话框并按步骤进行选择和设置。 ⑥验证仿真结果是否与设计相符合，如果不符合，须重新设计文件，在进行综合编译、仿真，直到仿真结果与设计相符合为止。 4??新建图形设计文件命名为full_add.bdf并保存。T触发器可在Symbol对话框中的Name文本框中输入tff，单击OK按钮添加。用户可分析T 触发起在这里的作用。5 选择目标器件并对相应地引脚进行锁定。在这里所选择的器件为Altera公司Cyclone系列的EP1C6Q240C8芯片，引脚锁定方法如表所列。将未使用的引脚设置为三态输入（一定要设置，否则可能会损坏芯片）。 ?????????????????????? 引脚锁定方法 引脚 ? 信号 引脚 1C6 1C12 EDA 1C6 1C12 EDA Led[1] 50 50 50 key[0] 121 121 121 led[2] 53 53 53 key[1] 122 122 122 led[3] 54 54 54 key[2] 123 123 123 sum 48 48 48 cout 49 49 49 6 将full_add.bdf设置为顶层实体。对该工程文件进行全程编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。 7将跳线短接帽跳接到JP6的LED0~LED2、KEY1~KEY3、LED6和LED7，使LED1~LED3、KEY1~KEY3、 LED7、LED8和芯片对应的引脚相连。将AlteraByteBlasterⅡ下载电缆的两端分别接到PC机的打印机并口和QuickSOPC核芯板 上的JTAG下载口上，打开电源，执行下载命令，把程序下载到FPGA器件中。按下KEY1~KEY3，再观察发光管LED1~LED3、LED7、 LED8的状态。5 实验参考程序 ???????????????????????? 程序清单 full_add.v (1)1为全加器(文件名fulladd.v) ? Module fulladd(ab、cin、sum、cout);?????? //一位加器 Input a,b,cin;????????????????????????????? /