VFD应用指南(基本电路)pdf.doc

六、基本驱动电路 6.1.静态驱动 图 23 是静态驱动（static）的基本电路。 灯丝电路施加与图 9，10 相同的交流电压，灯丝变压器为中心抽头接地，可不施加截止电压。但是如灯 丝电压较高，或因条件限制而不能采用中心抽头而必须自灯丝的一侧取出阴极电流时，就必须加上截止偏压 （如图 24 所示），否则将产生漏光现象。 栅极在此为控制电极，以脉冲电压进行截波（CHOPPING），并根据占空比（Du）调整亮度；除了静止显 示的情况以外，一般都始终施加直流正电压，成为加速电极，使其正常工作。 阳极必须将所有笔段分别与周围电路连接（除了部份可共同连接的笔段以外），但是在位数多、或阳极 （笔段）数多的情况下采用静态驱动并不合适，因其电路布线复杂，元器件数也相应增多。而在位数少、或 因动态驱动有高频噪声干扰的问题、及因车用电源成本的考虑，而要求低电压下获得高亮度时，静态驱动是 最适当的驱动方式。 图 23. 静态驱动的基本电路 6.2.动态驱动 24 是动态驱动的基本电路与电位关系，图 25 是栅极（位数）与阳极（笔段）上脉冲信号的时序。在 每个分离出来的栅极上，顺序施加配合图 25 的位数信号的脉冲电压，在阳极上则施加配合栅极扫描信号的脉 冲电压（图 25 下方以“1234”所示的 4 位数）。 灯丝采用一般的交流电压，并利用灯丝变压器的中心抽头上的稳压二极管（ZENER DIODE）所获得的截止 偏压，以消除漏光。如果阳极、栅极电流汇合的阴极电流的取出点不在灯丝变压器的中心抽头，而在灯丝的 单侧，则截止电压就必须更大，其原因自图 7～图 10 可明白看出。 在关闭脉冲信号时，为加快振荡衰减，在输出线与栅极之间必须加上下拉电阻（PULL DOWN）。而在已施 加电压（ON）的状态下，下拉电阻则是一种与显示屏并联的负载，会消耗无效电力，因此取值不能太小，反 之，如果取值太大，容易产生振荡，或因尖峰电压（SPIKE NOISE）而有漏光的现象，通常以数 10KΩ（欧姆） 左右最为合适。一般市面上的驱动用 CPU 或驱动器都掩膜有下拉电阻（ACTIVE PULL-DOWN）。 24 即为 CPU 掩膜下拉电阻的例子。 1 页  图 24. 动态驱动的基本电路与电位关系 另一方面，图 25 中以 tb 来表示消隐时间（BLANKING）。一般情况下，扫描信号的脉冲不可能是标准的矩 形方波，这种扫描脉冲存在着上升和下降沿延迟时间，如果脉冲之间没有消隐时间，就会产生信号的部分重 叠，而产生错误的显示或漏光。在设计应用电路扫描信号时，每位之间应设置大约 10～20μs 的消隐时间， 若消隐时间过长，则扫描占空比减小，导致亮度减低。 其次，为了避免因肉眼的视觉残留造成闪烁的现象，脉冲的周期 T 必须设定在 20ms 以下，特别在观察者 移动时，更易产生闪烁的现象，所以最好能在 10ms 以下。 此外，如果灯丝电源的频率接近栅极、阳极驱动频率时，由于相互的电位关系，频率差将导致亮度闪烁 的现象。 另一方面，当栅极、阳极的驱动频率与灯丝的固有振动频率相等或接近整数倍时，灯丝因外力而振动时， 因电极间尺寸的细微变化，及栅极、阳极驱动信号的相互作用，形成闪烁的现象。因此，在选择灯丝电源频 率及亮度调整时，要作周全的考虑。 根据上述理由，栅极扫描的速度愈快亮度均匀性愈佳，最好在 200Hz 以上。占空比（Du）大致上，可依 据栅极数（计时分割数）与熄灭时间的脉冲振幅比率来决定，因此设定工作条件时，须根据前述的工作领域 特性，从所需亮度及 Du 求出阳极、栅极电压。 第 2 页  图 25. 栅极（位数）与阳极（笔划）信号的时序 6.3.驱动器件 无论是动态或静态驱动，一般多采用 TTL 或 CMOS 数字电路作信号输出，也可采用直接驱动荧光显示屏 的单片机或专用驱动芯片。 电路的构成如图 26～图 29 所示，可大致分为串联输入/并联输出及并联输入/并联输出两种方式。根据 电源的供给方式则可分为正电源供电和负电源供电两种。 驱动器件可采用单个晶体管（TRANSISTOR）或电阻来构成，但为了简化电路我们推荐使用市场出售的各 种专用驱动 IC。 第 3 页  图 26.电路之一例 图 27.电路之一例 （正电源型串联输入/并联输出） （负电源型并联输入/并联输