(精)计算机系统结构 第8章.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 8.4 总 线 I/O总线的物理连接方式有两种选择 连接到存储器上 更常见 连接到Cache上 I/O总线连接到存储器总线上的方式 一种典型的组织结构 8.4.3 与CPU的连接 CPU Cache 主存 I/O 控制器 图形输出 I/O 控制器 总线适配器 网络 CPU －主存总线 I/O 总线 总线适配器 AGP总线 PCI总线 I/O 控制器 I/O 控制器 总线适配器 磁盘 磁盘 CD The Core i7 memory system 8.4 总 线 CPU对I/O设备的编址有两种方式 存储器映射I/O（也称为I/O设备统一编址） 将一部分存储器地址空间分配给I/O设备，用load指令和store指令对这些地址进行读写将引起I/O设备的数据传输。 将一部分存储空间留出用于设备控制，对这一部分地址空间进行读写就是向设备发出控制命令。 给I/O设备独立编址 需要在CPU中设置专用的I/O指令来访问I/O设备。 CPU需要发出一个标志信号来表示所访问的地址是I/O设备的地址。 8.4 总 线 CPU与外部设备进行输入/输出的方式可分为4种 程序查询 中断 DMA 通道 8.6 I/O与操作系统 DMA是使用虚拟地址还是物理地址？ 使用物理地址进行DMA传输，存在以下两个问题： 对于超过一页的数据缓冲区，由于缓冲区使用的页面在物理存储器中不一定是连续的，所以传输可能会发生问题。 如果DMA正在存储器和缓冲区之间传输数据时，操作系统从存储器中移出（或重定位）一些页面，那么，DMA将会在存储器中错误的物理页面上进行数据传输。 8.6.1 DMA和虚拟存储器 6.6 I/O与操作系统 解决这些问题的方法 使操作系统在I/O的传输过程中确保DMA设备所访问的页面都位于物理存储器中，这些页面被称为是钉在了主存中。 “虚拟DMA”技术 允许DMA设备直接使用虚拟地址，并在DMA期间由硬件将虚拟地址转换为物理地址。 在采用虚拟DMA的情况下，如果进程在内存中被移动，操作系统应该能够及时地修改相应的DMA地址表。 CPU Cache 主存 DMA 控制器 I/O 总线 TLB 地址转换寄存器 －主存总线 CPU I/O 控制器 图形输出 网络 I/O 控制器 I/O 控制器 磁盘 磁盘 虚拟DMA的I/O连接 8.6 I/O与操作系统 Cache会使一个数据出现两个副本： 一个在Cache中，另一个在主存中。 I/O设备可以修改存储器中的内容 把I/O连接到存储器上 会出现以下情况： CPU修改了Cache的内容后，由于存储器的内容跟不上Cache内容的变化，I/O系统进行输出操作时所看到的数据是旧值。（写直达Cache没有这样的问题） I/O系统进行输入操作后，存储器的内容发生了变化，但CPU在Cache中所看到的内容依然是旧值。 8.6.2 I/O和Cache数据一致性 8.6 I/O与操作系统 举例：假设Cache采用写回法，并且A’是A的副本，B’是B的副本。 8.6 I/O与操作系统 把I/O直接连接到Cache上 不会产生由I/O导致的数据不一致的问题。 所有I/O设备和CPU都能在Cache中看到最新的数据。 I/O会跟CPU竞争访问Cache，在进行I/O时，会造成CPU的停顿。 I/O还可能会破坏Cache中CPU访问的内容，因为I/O操作可能导致一些新数据被加入Cache，而这些新数据可能在近期内并不会被CPU访问。 8.6 I/O与操作系统 解决内容一致性问题的方法 （不管Cache是采用写直达法还是写回法） 软件的方法 设法保证I/O缓冲器中的所有各块都不在Cache中。 具体做法有两种 把I/O缓冲器的页面设置为不可进入Cache的，在进行输入操作时，操作系统总是把输入的数据放到该页面上。 在进行输入操作之前，操作系统先把Cache中与I/O缓冲器相关的数据“赶出”Cache，即把相应的数据块设置为“无效”状态。 8.6 I/O与操作系统 硬件的方法 在进行输入操作时，检查相应的I/O地址（I/O缓冲器中的单元）是否在Cache中（即是否有数据副本）。 如果发现I/O地址在Cache中有匹配的项，就把相应的Cache块设置为“无效”。 可靠性模型 1. 串联系统 系统由n个部件串联而成，其中任何一个部件失效就引起系统的失效， 故串联系统寿命等于其中最先失效部件的寿命。 可靠度：R (t)，不可靠度：F (t)， 关系式：R (t) + F (t) = 1。 可靠性模型 2. 并