数电-时序逻辑电路(三)学案.pptVIP

逻辑电路如右图所示。 驱动方程 状态方程 输出方程 B=Q0’Q1’Q2’Q3’ 6.3.2 计数器 状态转换图 6.3.2 计数器 B=Q0’Q1’Q2’Q3’ （3）*十进制可逆计数器74LS190 其逻辑图形符号及功能表如图所示。 6.3.2 计数器 二 、异步计数器 1.异步二进制计数器 （1）异步二进制加法计数器 构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q 端或Q? 端。在末位+1时，从低位到高位逐位进位方式工作。 原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转。 6.3.2 计数器 由JK触发器构成的异步3位二进制加法计数器的逻辑电路及波形如图所示。 6.3.2 计数器 下降沿触发 （2）异步二进制减法计数器 构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q 端或Q? 端。在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转。 6.3.2 计数器 由JK触发器构成的异步3位二进制加法计数器的逻辑电路及波形如图所示。 6.3.2 计数器 2. 异步十进制加法计数器 原理：在4位二进制异步加法计数器上修改而成，要跳过1010 ~ 1111这六个状态。由JK触发器构成的异步十进制计数器，其逻辑电路如图所示，其状态表及时序图与同步十进制计数器相同。 6.3.2 计数器 三、任意进制计数器的构成方法 若已有N进制计数器（如74LS161)，现在要实现M进制计数器。 6.3.2 计数器 N进制 M进制 1. MN的情况 在N进制计数器的顺序计数过程中，若设法使之跳过（N－M）个状态，就可以得到M进制计数器了，其方法有置零法（复位法）和置数法（置位法）。 置数法 置零法 6.3.2 计数器 置零法 置零法适用于置零（有异步和同步）输入端的计数器，如异步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意图如图所示。 若原来的计数器为N进制，初态从S0开始，则到 SM－1为M个循环状态。若清零为异步清零，故提供清零信号的状态为暂态，它不能计一个脉冲，所以为了实现M进制计数器，提供清零信号的状态为SM。 异步清零 暂态 6.3.2 计数器 例6.3.2 利用置零法将同步十进制的74160接成同步六进制计数器。 解：74160有效循环为0000～1001，由于初态为0000，故六进制为六个状态循环，即0000～0101，回零信号取自0110。 异步置零法 6.3.2 计数器 其接线图波形如下图所示。 进位输出 1 6.3.2 计数器 补例 如图6.3.24所示逻辑电路是由74160构成的计数器，试分析为几进制计数器？画出状态表、状态转换图和时序图。 解： 状态表为 故由状态表可知为5进制计数器。 6.3.2 计数器 状态转换图和时序图如下： 6.3.2 计数器 置数法： 有预置数功能的计数器可用此方法构成M进制计数器。但注意74LS161/0为同步预置数，74LS191/0为异步预置数。 置数法的原理是通过给计数器重复置入某个数值的方法跳过（N－M）个状态，从而获得M进制计数器的。为了实现M进制计数器，同步置数置数信号应由SM－1产生，而异步置数应由SM产生。 产生预置数信号的状态 6.3.2 计数器 6.3.2 计数器 初态 产生预置信号的状态 注：同步置零法的初态一定是S0，而置数法的初态可以使任何一个状态，只要跳过M－N个状态即可。 例：用置数法将74160（异步置0同步置数）接成六进制计数器： 6.3.2 计数器 2.MN的情况 这种情况下，必须用多片N进制计数器组合起来，才能构成M进制计数器。连接方式有串行进位方式、并行进位方式、整体置零方式和整体置数方式。 并行进位方式和串行进位方式 若M可分解为两个小于N的因数相乘，即M=N1XN2，则可采用并行进位方式或串行进位方式将一个N1进制计数器和一个N2进制计数器连接起来构成M进制计数器。 [例6.3.3]试用两片同步十进制计数器连接成百进制计数器。 6.3.2 计数器 （1）在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态控制信号，两片的计数脉冲接在同一计数输入脉冲信号上。 6.3.2 计数器 并行进位方式 （2）在串行进位方式中，以低位片的进位信号作为高位片的时钟输入信号，两片始终同时处于计数状态。 串行进位方式 6.3.2 计数器 （3）若要实现的M进制可分解成两个小于N的因数相乘，即M＝N1×N2,则先将N进制计数器接成N1进制计数器和N2进制计数器，再采用串行进位或并行进位方式将两个计数器连接起来，构成M进制计数器。 整体置零方式和整体置数方式 若