(精)VHDL硬件描述语言——最新.ppt

概 述 VHDL语言是一种在EDA设计中广泛流行的硬件描述语言，主要用于描述数字系统的结构、行为、功能和接口。 除了含有许多具有硬件特征的语句外，VHDL语言的句法、语言形式和描述风格十分类似于一般的计算机高级语言，是目前硬件描述语言中应用最为广泛的一种。 VHDL语言简介 VHDL语言全称是“超高速集成电路硬件描述语言”，它诞生于1982年，由美国国防部于20世纪七、八十年代组织研制开发，其目的首先是用这种语言描述复杂电路，其次是希望这种语言能够成为一种标准语言。 概 述 1993年，IEEE对VHDL进行了修订，增加了一些功能，并从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了VHDL新的版本，编号为IEEE Std1076-1993（简称93版）。 概 述 目前，VHDL已经成为一个数字电路和硬件系统描述、综合、优化和布线的IEEE工业标准，已得到众多EDA公司的支持，越来越多的硬件电路设计工具向VHDL标准靠拢，支持VHDL语言。在电子工程领域中，无论ASIC设计人员，还是系统设计人员，都需要学习VHDL语言来提高自己的工作效率。有专家认为，在未来的IT行业中，VHDL语言和Verilog HDL语言将承担几乎全部的数字系统设计任务。 VHDL语言特点 VHDL语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点，支持从系统级到逻辑门级电路所有层次的设计，适合于复杂逻辑电路和系统的设计。 概 述 VHDL： 具有较强的系统级抽象描述能力，适合行为级和 RTL级的描述。设计者可不必了解电路细节，所作工作较少，效率高。但对综合器的要求高，不易控制底层电路的生成。IEEE标准，支持广泛。 ? VHDL语言由保留关键字组成； ? 一般，VHDL语言对字母大小写不敏感； 例外：‘ ’、“ ”所括的字符、字符串； ? 每条VHDL语句由一个分号（；）结束； ? VHDL语言对空格不敏感，增加可读性； ? 在“--”之后的是VHDL的注释语句； ? VHDL有以下描述风格： 行为描述； 数据流（寄存器传输RTL）描述； 结构化描述； VHDL语言设计实体的基本结构 用VHDL语言设计的电路无论规模大小，都要使用一个完整的VHDL程序结构，这个完整的程序结构称为设计实体或实体。 设计实体是指能被VHDL语言综合器所接受，并能作为独立的设计单元，以元件的形式存在的VHDL语言程序。 所谓的元件，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能模块，独立存在和运行。 VHDL语言设计实体的组成 VHDL语言的设计实体都由实体说明(Entity)和结构体(Architecture)两个最基本的部分组成。 实体说明部分用来描述该模块或系统的接口信息，包括端口的数目、方向和类型，其作用相当于传统设计方法中所使用的元件符号。 结构体部分则描述该模块的内部电路，对应于原理图、逻辑方程和模块的输入/输出特性。 一个设计实体可以包含一个或多个结构体，用于描述其的逻辑结构和逻辑功能。 1. VHDL设计实体的结构 一个完整的VHDL设计实体（设计文件），通常包括： ■ 实体说明（Entity） ■ 结构体（Architecture） ■ 配置（Configuration） ■ 库（Library）和程序包（Package） 1. VHDL设计实体的结构 2. 设计实体举例 【例】试用VHDL语言设计一个四选一数据选择器。 VHDL语言设计实体的基本结构 2. 设计实体举例 库：是用来存放已设计好的程序包、数据集合体、元件的仓库，供用户进行VHDL设计时调用。 VHDL语言的实体说明 实体说明是VHDL程序设计中最基本的组成部分，主要用来描述设计实体的外部接口信号，定义设计单元的输入、输出端口，是设计实体对外的一个通信界面，但它不描述设计的具体功能。 1.实体说明语句ENTITY 该语句是实体说明的引导语句，用来指明实体说明部分的开始，并定义实体名。 2. 类属说明语句GENERIC 该语句用来确定设计实体中定义的局部常数，将外部环境的信息参数传递到设计实体，并用类属表的形式指明器件的一些特征。 2. 类属说明语句GENERIC 例如： 3.