实验讲义verilogQuartusII软件的使用..doc

《硬件描述语言及应用》实验讲义 2015-2016年度第二学期 实验一、EDA软件使用 一、实验目的： 1、掌握MAX+PLUS Ⅱ软件的使用； 2、掌握文本编辑器和波形编辑器的使用。 二、实验仪器 微机一台。 三、实验原理 1、MAX+PLUS Ⅱ软件 MAX+PLUS II 9.3界面友好，使用便捷，被誉为业界最易学易用的EDA软件。支持原理图、VHDL和Verilog语言文本文件，以及波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计。MAX+PLUS II具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。在适配之后，MAX+PLUS II生成供时序仿真用的EDIF、VHDL和Verilog三种不同格式的网表文件。 MAX+PLUS II支持主流的第三方EDA工具，如Synopsys、Cadence、Synplicity、Mentor、Viewlogic、Exemplar和Model Technology等。MAX+PLUS II支持除APEX20K系列之外的所有Altera FPG/CPLD 大规模逻辑器件。 2、Verilog语言 (2) Verilog HDL的历史 Verilog HDL是在1983年由GDA（GateWay Design Automation）公司的Phil Moorby首创的。Phil Moorby后来成为Verilog-XL的主要设计者和Cadence公司（Cadence Design System）的第一个合伙人。在1984年～1985年，Moorby设计出了第一个关于Verilog-XL的仿真器，1986年，他对Verilog HDL的发展又做出了另一个巨大贡献：即提出了用于快速门级仿真的XL算法。 随着Verilog-XL算法的成功，Verilog HDL语言得到迅速发展。1989年，Cadence公司收购了GDA公司，Verilog HDL语言成为Cadence公司的私有财产。1990年，Cadence公司决定公开Verilog HDL语言，于是成立了OVI（Open Verilog International）组织来负责Verilog HDL语言的发展。 (3) Verilog HDL的进展 基于Verilog HDL的优越性，IEEE于1995年制定了Verilog HDL的IEEE标准，即Verilog HDL 1364-1995。其后，又在2001年发布了Verilog HDL 1364-2001标准。 据有关文献报道，目前在美国使用Verilog HDL进行设计的工程师大约有60000人，全美国有200多所大学教授用Verilog硬件描述语言的设计方法。在我国台湾地区几乎所有著名大学的电子和计算机工程系都讲授Verilog有关的课程。 四、实验内容 编程实现约翰逊计数器，并用波形进行仿真。实验前注意以下几点： (1) 新建一个工程之前一定要新建一个文件夹，后面产生的工程和原程序都保存在这个文件夹中； (2) 不同的工程最好放在不同的文件夹中，同一工程的所有文件都必须放在同一个文件夹中； (3) 保存路径为全英文。 1、程序输入、检查、编译 打开MAX+PLUS II软件，在File菜单里选择New，在弹出的窗口中选择第三项：Text Editor file，点OK。 在弹出的窗口中输入约翰逊计数器原程序， 约翰逊计数器是一种移位计数器，采用的是把输出的最高位取非，然后反馈送到最低位触发器的输入端。约翰逊计数器在每个时钟下只有一个输出发生变化。下面是约翰逊计数器的Verilog HDL实现代码。 module johnson (clk, rst, cnt); input clk, rst; output [3:0] cnt; reg [3:0] y; assign cnt = y; always @ (posedge clk) begin if (rst) y=0; else begin y[3:1]=y[2:0]; y[0]=!y[3]; end end endmodule 接下来是很关键的存盘工作，在存盘前，请在D盘根目录下新建一文件夹，名称为名字+学号，如zhangsan55。选择菜单File→Save，在出来窗口中选择D盘，然后找到你新建的文件夹，注意一定双击一下。然后在上面输入文件名johnson.v，完成点OK。 选择菜单File→Project→Set Project to Current File。接下来对程序进行检查，选择菜单File→Project→Save Check，如果弹出如下窗口，表示检查无误通过，可以进行下一步。如果显示有错误，仔细检