[IC制作流程I.pptVIP

IC製作流程(I) IC製作流程(II) 晶圓 (Wafer) 矽晶圓來源是石英〈主成份為氧化矽〉經過純化、高溫溶解、蒸溜、沉積等步驟，得到所謂高純度的矽棒silicon rod再以單晶成長方法來得到所需的單晶矽,經過grinding、slicing、lapping、etching、polishing、cleaning及inspection步驟，最後一片片的晶圓才會被包裝起來 晶圓的大小〈指其直徑〉由早先的三吋〈約7.5公分〉到目前的八吋〈約20公分〉，未來將朝的十二吋、十六吋等大尺吋方向前進，主要是為了提高VLSI的產能且提升IC的良率，以增加廠商自身的競爭力。 Wafer Testing WAT(Wafer Accept Test):每個Lot抽幾片wafer判定是否整個Lot 允收 CP1(Chip Probe):100%screen,test 晶圓的好壞 Laser Repair:晶圓修復 CP2:每個Lot抽1到2片wafer看repair狀況 Mapping:使用此方法看wafer上哪些晶圓是好哪些是壞的 封裝(Assembly) IQC(incoming quality control) 晶圓研磨Grinding 晶圓切割Dicing Die Attach(lead frame/substrate) Wire bond(gold) Molding P1 laser marking for BGA Plating(IC 腳電鍍)/Ball Mount IC 腳切割/清除助焊劑 成型 BGA Outline BGA Package Package Performance Comparison Final Testing Advantest 5581/5585/5593 日本愛德萬公司生產 5581 for SDRAM 一次可測64顆DRAM 一台1億 5585 for DDR SDRAM 一次可測128顆DRAM 一台2億 可做高低溫,高低電壓,功能,速度測試 5593 for DDRII FT flow FT1:常溫25度先做基本功能測試,如open/short,basic read/write,Pattern Burn-In(燒機):125度,高電壓長時間read/write test,主要是將早夭期的IC給提早死亡 FT2:低溫-10度基本功能測試 FT3:高溫75度基本功能測試及速度分類 IC BURN-IN BASIC THEORY Defect Rate * Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 電路設計的主要目的在產生佈局圖〈layout〉，它能定義出晶圓加工製程中所需要的各層圖案〈pattern〉。藉由佈局圖，可做成晶圓加工製程中所需要的各道光罩〈mask or reticle〉 晶圓加工製程是要將上一個設計程序所設計出來的電路及電子元件，能在晶圓上加以實現。而電路上所用到的電子元件〈電晶體、電阻、電容、電感...〉及其間的連線〈interconnection〉，則必須靠各單元製程〈氧化、黃光微影、薄膜沉積、蝕刻、參雜...〉間的反覆配合才能完成。光罩在此的功用在於能定義出各層薄膜的圖案、元件區域，或元件間的連線情形，以達所要的電路功能及規格 晶圓加工完後的晶圓，一般會經過晶圓針測〈wafer probe〉的過程，將失敗的晶粒加以標記〈ink dot〉。後將晶圓切割成一小片一小片的晶粒，好的晶粒才會送到構裝〈packaging〉廠加以構裝。 構裝的材料一般為陶瓷或塑膠，而構裝的目地在保護其內的晶粒不會受到外界的機械性破壞〈刮痕...〉或免於水氣微塵的滲入。除此以外，它還要提供內部晶粒電極和外部電路板相連的管道〈藉由內部打線，再用IC外殼的pin和電路板接通〉。隨著IC功能的提升，構裝的散熱能力和尺寸大小都是構裝技術必須考量的。 構裝後的IC為了品質的確認，會進行測試〈test〉的步驟。在這裡會進行一連串的電氣測試，如速度、功率消耗...等 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Lt