可扩展验证克服现有验证方法的局限性..docVIP

可扩展验证克服现有验证方法的局限性 随着芯片设计规模和设计复杂度日益增加(包括软件设计和模拟设计在总设计工作中所占的比重日益增加)，功能验证的重要性也日益凸显。所谓设计规模增加，是指一块SoC上所包含的晶体管数量变得惊人的多，这就导致其中包含的门也越来越多。如今，仅一块SoC上就已经可以包含上千万个门，这无形中增大了电路出错的几率，也使验证工作变得更加复杂。 而所谓设计复杂度增加，则指一块单独的芯片上包含的组件种类增多，不同种类组件的数量也变多。这里所说的组件包括高性能CPU、多个千兆I/O、嵌入式RAM、系统时钟管理组件、模拟混合信号、嵌入式软件和专用数字信号处理器(DSP)。随着这些组件的种类和数量增加，对芯片的整体功能和性能而言，各组件之间的接口就变得越发重要。此外，片上软件和模拟器件也越来越频繁地出现在芯片中，这又进一步提升了系统的复杂度，同时对传统的验证方法提出了挑战。 首先，数字设计工程师们必须面对一些他们并不熟悉的模拟设计方面的问题。其次，许多硬件设计都要求固件或低级软件就绪而且可以工作后才能验证RTL的功能。这就要求固件设计师必须在硬件设计中扮演重要角色，仔细协调软、硬件之间的相互关系。 这就是说，我们必须改变设计方法。用一句老话说，要么做得更好，要么就换种方法来做。想做得更好就必须研究现有方法所采用的工具及其效率，而换种方法来做则必须改变方法以获得更高的效率。这两种方式之间不存在谁对谁错，但更有效的方式则是随着时间推移，将二者中的一些元素结合起来，并在恰当的时刻应用到我们的验证方法中去。 要改进现有方法，首先必须研究各种工具本身，以及它们之间的相互关系。为此，我们需要能够涵盖以下验证域的工具：软仿真、硬仿真、硬件、软件，以及模拟和数字域 。此外，这些工具还必须支持所有标准和新兴的设计语言，包括VHDL、Verilog、 PSL、 C、 SystemC，以及最新的SystemVerilog。在某种程度上说，这就是我们所说的可扩展验证(Scalable Verification )。 改变现有方法意味着研究设计过程本身，并在设计的更早期开始进行验证，包括创建系统级测试平台、建立事务级模型，以及保证在系统接口创建时(而不是在设计末期)就能对其进行检查。要做到这些，需要有能够涵盖各个抽象级以及系统各个域(例如软件和硬件)的工具。 不同验证工具间的可扩展性 要做到以上这些，我们的方案中应包含一系列工具，这些工具结合起来能够胜任从HDL仿真到在电路仿真(in-circuit emulation)的一整套完整的任务。也就是说，采用更好的软仿真器和硬仿真器能够加速各种集成度等级的验证过程。 之所以要求工具间具备可扩展性，是因为不同类型的验证在不同的性能区间上提供的是不同的方案。每一套方案都必须在许多不同的特性之间进行权衡，例如迭代时间、性能、容量、调试的可视性和验证成本。就连HDL执行引擎也需要许多不同的方案。 一些方案在模块级表现更好，另一些则在芯片级或系统级表现更好。例如，打算验证系统结构决策的设计师就不应采用HDL软件仿真器，而应采用抽象模型或事务级硬件－软件环境，因为这些方案才能提供他们需要的信息。反过来说，验证芯片设计中相对较小的子模块时，在电路仿真并不合适，而HDL软件仿真器则能快速简单地完成任务。 认清哪些工具最适合手头的验证任务，然后找到这些工具。如果做到这点，设计师就能得到最高的效率。以下是一些可供可扩展验证方法采用的技术： 软件仿真：适合模块级验证，因为其运行速度很快而且调试功能强大 软硬件协同仿真：允许将嵌入式软件引入验证过程，并提供了一种可用于加速处理器、存储器和总线操作的手段，还可用作验证硬件的测试平台 测试平台加速：通过逐级提升验证的性能等级突破了协同仿真的性能局限。基于事务的方法使重用率更高，而对更高重用率和高级验证语言的支持则催生了生产率更高的测试平台方法。 硬件仿真(在电路测试)：允许在真实系统中进行高容量和高性能的验证，让设计师确信其芯片在真实系统中能够正常工作。 正式等价性检验(Formal equivalence checking)：其容量和速度保证了设计流程晚期进行的一些改动不会影响芯片的预期表现。 模拟/混合信号仿真：允许对芯片的多个域进行验证，保证验证具备最佳的准确度和性能。 还有很重要的一点需要注意，那就是高性能的硬件辅助或者面向硬件的方案对于在系统级环境下实现验证的完整性至关重要。 验证工具内的可扩展性 一个优秀的验证方案，除了能够在不同的工具间转移之外，还应确保发挥工具本身最大的效率。因为只有这样，验证过程才能在单一环境下持续，直到确实需要改用其他方案为止。 这种工具内的可扩展性可通过多种方式得到体现。例如，在进行回归测试(