- 1、本文档共11页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
lEDA技术期末复习题
1.结构体中包含了四类功能描述语句: 语句、______________语句、子程序调用语句和 语句。(P304)
2. 下列关于程序包的用法正确的是: ________ (P319)
A、一个程序包中只能包含常数说明,VHDL数据类型说明,元件定义和子程序这几种结构之一或他们中的几种
B、程序包首可以独立定义和使用
C、程序包结构中,必须同时含有程序包首和程序包体
D、一个完整的程序包中,程序包首名和程序包体名可以不是同一个名字
3. 参数传递说明语句以关键词 引导一个类属参量表,通常在实体中的位置处于 语句之前。(P300-301)
4. 下列逻辑操作符中哪个的优先级最高:_______。
A. AND B. OR C. NOT D. XOR
5. 下列关于操作符说法不正确的是:_______ (P333)
A、关系操作符的操作对象可以是VHDL中的任何数据类型构成的操作数
B、关系操作符的返回值是布尔类型数据
C、MOD和REM的操作数数据类型只能是整数,运算操作结果也是整数。
D、SLL是左移位操作,右边跟进的位补零
6. 下列说法正确的是: _______。(P332)
A、只有BIT型和整型数据可以参与加减运算。
B、操作符是有优先级别的,其中逻辑运算符的级别最低。
C、BIT 、BOOLEAN和STD_LOGIC可以进行逻辑运算
D、a nand b nand c 这串运算可以不加括号
7. 下列语句中,不属于并行语句的是:________
A、进程语句 B、CASE语句
C、元件例化语句 D、WHEN…ELSE…语句
8. 下列语句中,不属于顺序语句的是:_______。
A. WHEN…ELSE…语句
B. IF语句
C. LOOP语句
D. CASE语句
9. 以下关于VHDL中常量的声明正确的是________
A、Constant Width :Integer=8; B、Constant Width :Integer := 8; C、Variable Width :Integer = 8; D、Variable Width :Integer := 8;
10. 下列哪个库需要在VHDL程序中明确打开并指定________
A、STD B、IEEE C、WORK D、自定义库
11. VHDL中最为常用的是 库。该库中最常用和最重要的程序包是_________________________________。(P316)
12. 在状态机的具体实现时,往往需要针对具体的器件类型来选择合适的状态机编码,对于FPGA 和CPLD 这两类器件:一位热码状态机编码方式适合于 _________ 器件。
13. VHDL综合器可以综合的数据类型是______。(P326)
A、实数类型 B、字符串类型
时间类型 D、文件类型
14.在VHDL语言中,下列对进程(PROCESS)语句的语句结构及语法规则的描述中,不正确的是_______。
A、PROCESS为一无限循环语句;敏感信号发生更新时启动进程,执行
完成后,等待下一次进程启动。
B、敏感信号参数表中,不一定要列出进程中使用的所有输入信号;
C、进程由说明部分、结构体部分、和敏感信号三部分组成;
D、当前进程中声明的变量不可用于其他进程。
15. 写出四种VHDL语言中时钟上升沿检测的描述。
clk’event and clk = ‘1’
rising_edge(clk)
clk = ‘1’ and clk ’last_value= ‘0’
Not clk ’stable and clk = ‘1’
16. WAIT语句有几种书写格式?哪些格式可以进行逻辑综合?
WAIT; -- 第一种语句格式
WAIT ON 信号表; -- 第二种语句格式
WAIT UNTIL 条件表达式; -- 第三种语句格式
WAIT FOR 时间表达式; -- 第四种语句格式,超时等待语句
只有第三种WAIT UNTIL语句可以进行逻辑综合。
17. 什么是元件例化语句?它包括哪几部分?
元件例化:就是将预先设计好的设计实体定义为一个元件,然后利用特定的语句将此元件与当前的设计实体中的指定端口相连接,从而为当前设计实体引入一个新的低一级的设计层
文档评论(0)