单片微机2章解析.ppt

7. 位寻址 进行位操作时，操作数的寻址方式。 例：CLR 92H； 将P0口的第2位清0 2.6.4 指令系统 表2-8 P39 符号解释 P38 本章要求掌握的要点: ◆计算 ◆ 总 ◆ CPU ◆ 单片微机 * 外部触发中断标志 EXF2 * 定时器T2溢出中断标志 TF2 8个中断标志存放在TCON、TCON2（定时/计 数控制寄存器）和SCON（串行口控制寄存器）中。 图2-15-1 图2-15-3 图2-15-2 三、 中断控制 1. 中断允许控制寄存器IE 图2-15-4 由于IE寄存器具有按位寻址功能，因此可通 过位操作指令，允许或禁止其中的任一中断，如： SETB EA ; 开中断 SETB EX0 ; 允许ITN0中断 CLR ES ; 禁止串行口中断 标准MCS-51内核CPU只有两个中断优先级，由IP寄存器控制； 标准MCS-51中断优先级控制寄存器IP各位 含义 如图2-15-5所示。 2.中断优先级控制寄存器IP 增强型MCS-51内核CPU有四个中断优先 级，由中断优先级寄存器IP和IPH控制 IPH的含义 如图2-15-6 优先级由IP和IPH对应位编码决定 IPH.X IP.X 优先级 0 0 0级（优先级最低） 0 1 1级 1 0 2级 1 1 3级 当IPH为XX000000B时，IP决定优先级 3. 硬件查询顺序 MCS-51约定当同一优先级中断请求有效时，CPU响应顺序为： 中断号 外中断INT0 0 定时/计数器T0溢出中断 1 外中断INT1 2 定时/计数器T1溢出中断 3 串行口中断 4 定时/计数器T2溢出中断 5 2.5.3 外部中断触发方式 * 负电平触发和下降沿触发两种方式 * 外部中断触发方式由TCON控制 （1） 电平触发(方式位=0) ? 低电平有效 ? 在S5P2，将外部中断(如P3.2)输入反相后，锁存入IE0或IE1(置1中断有效标志) 图2-15-1 ? 在中断服务程序结束前，中断源必须撤消其低电平 ? 下降沿有效 ? 如S5P2采样到一个高电平，下周期的S5P2采样到一个低电平， IE0或IE1锁存‘1’。 ? 高、低电平至少要维持一个机器周期 （2）边沿触发(方式位 = 1) 尽量不用电平触发方式，除非有脉冲干扰环境时 2.5.4 中断响应过程及中断服务程序入口地址 中断响应时序 * 锁存中断（置1中断标志） M1的S5P2 * 查询中断请求标志 M2的S6 * 中断调用 M3——M4 * 进入中断服务程序 M5以后 图2-15-7 1. 中断响应条件 (1) 当前不处于同级或更高级中断响应中 (2) 当前机器周期必须是当前指令的最后一个机器周期，否则等待。 (3) 如果当前指令是中断返回指令RETI，或读写中断容许（控制）寄存器IE、优先级寄存器IP或IPH，则必须再执行一条指令后才能响应中断请求。(避免中断控制寄存器尚未稳定时，响应中断，出现不确定后果) 如果不满足以上条件，将忽略该机器周期对 中断标志的查询结果，下一机器周期继续查询 在中断响应过程中，如果在M4周期的S6状 态查询到优先级更高的中断标志为1(即在M2～ M3机器周期内优先级更高的中断请求出现)， 在M5、M6机器周期将响应高优先级中断，而不执行低优先级中断服务程序。 2. 中断响应过程及中断服务程序入口地址 如果满足中断响应条件，将进入中断响应过程： CPU先将对应中断的优先级触发器置1(每一 中断源对应一个中断优先级触发器)，阻止CPU 再响应同级或更低级中断请求。 (2) 将程序计数器PC当前值压入堆栈，以保证 执行完中断服务程序后正确返回 (3) 将相应中断源入口地址装入PC，以便执行 中断服务程序。 以上过程由硬件完成 (4) 中断响应时，应清除中断标志（硬件清除和 软件清除 进入中断服务程序后，CPU能自动清除下列中断请