实验二集成逻辑门的参数测试..docVIP

实验二 集成逻辑门的参数测试 实验目的 掌握TTL及CMOS与非门电路主要参数的意义及其测试方法。 熟悉电子技术实验箱的基本功能和使用方法。 实验器材 电子技术实验箱 双踪示波器 万用表 组件74LS00 74HC00 74LS20 实验原理 与非门在一定工作条件下的参数直接反映了它的性能优劣。 TTL与非门参数 空载导通电流 与空载截止电流 是指输入端全部悬空，输出端空载，与非门处于导通状态时，电源供给的电流。 是指输入端接低电平，输出端空载，与非门处于截止状态时，电源供给的电流，和的大小标志着与非门在静态下功耗的大小，空载导通功耗的大小标志着与非门在静态下功耗的大小，空载导通功耗和空载截止功耗和越小越好。由于门电路在导通状态时较大，一般产品手册给出的功耗是指的 低电平输入电流 是指当一个输入端接地，而其他输入端悬空时，流向接地端的电流，又称输入短路电流。的大小关系到前一级门电路的能带动负载的个数。74LS20的典型值，最大值。注意过大或过小都不好。若太大，增加了前一段的负载，使前一级驱动门的个数减少；而太小，说明集成电路也有问题，不能正常工作。 高电平输入电流 是指当一个输入端接高电平，而其他输入端接地时，流过接高电平输入端的电流，又称输入交叉路漏电流。它主要由多发射极管的寄生的NPN管效应及漏电流引起的，主要作为前级门输出为高电平时的拉电流。当太大时，就会因为“拉出”电流太大，而使前级门输出高电平降低。 输入开门电平VON和关门电平VOFF V0N是指与非门输出端接额定负载时，使输出处于低电平状态时所允许的最小输压。换句话说，为了使与非门处于导通状态，输入电平必须大于VON,74ls20的VON≤1.8V，VOL=0.4V 。VOFF 是指使与非门输入处于高电平状态所允许的最大输入电压。 TTL与非门的电压传输特性，它表示输入电压从零电平渐升到高电平时，输出电压的变化。在TTL与非门的传输特性中，若VON和VOFF两个数值越靠近，越接近同一数值（阀门电平VT）就说明与非门的特性曲线转换越陡，抗干扰能力越强。 （5）输出高电平VON是指与非门一个以上的输入端接地或接地电平时，输出电压的大小此时门电路处于截止状态。如输出空载，VOH在3.6V左右，当输出端接有拉电流负载时，VOH将降低。74ls20：2.4V≤VOH≤4.2V 。 VOL是指与非门的所有输入端均接高电平时，输出电压的大小。此时门电路处于导通状态。VOL的大小主要由T5管的饱和深度和外接负载的灌电流来决定。如输出空载，VOL约为0.1V左右；输出接额定负载，74ls20的VOL≤0.4V。 扇出系数N N 是说明输出端负载能力的一项参数，它表示驱动同类型门电路的数目。N的大小主要受输出低电平时，输出端允许灌入的最大负载电流的限制，如灌入的负载电流超出该数值，输出低电平将显著抬高，造成下级逻辑电路的错误动作。74LS20的N≥8，VOL=0.4V。 （7）平均传输延迟时间TPD TPD是指与非门输出波形相对于输入波形的延时。如图1-2所示，VI为输入波形，VO为输出波形。若导通延时TPDL为输出波形上升沿的50％相对于输入波形下降沿的50％之间的时间间隔，平均延时就是TPD=1／2（TPD+TPDH） 平均传输延迟时间是衡量门电路开关速度的一个重要指标。TTL电路的TPD一般在10 ns到40ns之间。74LS20为中速与非门，其TPD为20～40ns CMOS与非门参数 实验中测试时用74HC00与非门，其参数见表3-14-2。 静态器件电流（ID）：静态情况下电源提供的电流。无论输入端为高电平或低电平，与地之间均不存在电流通路，只有一些二极管或三极管的漏电流。测试电路如图3-14-13所示。 输出高电平和低电平（和）：测试电路如图3-14-14。注意与测试TTL 与非门所用的土3-14-5和图3-14-6不同，CMOS与非门的输入端不得悬空。 躁声容限：定义与TTL与非门相同，其中和分别要求为4V和0.1V。因此测出和既可求得躁声容限。测量方法与TTL类似，但需注意无用的输入端必须接高电平。 平均延迟（tpd）：定义与TTL相同，测试方法与TTL类似。 数字逻辑集成电路使用注意事项 数字逻辑集成电路种类繁多，不同型号数字逻辑集成电路有各自要求的特殊注意事项。这里只对常用的较简