学位论文__基于数字电路的数字频率计设计.docVIP

基于数字电路的数字频率计设计 （ 2013 ）级 论文 （设计） 题目：基于数字电路 学院：电子工程学院 专业：电子信息工程 组长： 指 导 老 师： 2016年11月7日 目录 1.摘要 2 2.数字频率计整体电路的设计原理与框图 2 2.1 算法设计 2 2.2 整体方框图及原理 4 3.数字频率计各单元电路的设计 5 3.1 放大整形电路 6 3.2 时基电路 7 3.3 逻辑控制电路 8 3.4 计数、锁存、译码显示电路的设计 9 4.Proteus仿真 10 5.总结 13 6.参考文献 13 附录 数字频率计总图 14 基于数字电路的数字频率计设计 1摘要 数字频率计是一门用十进制数字显示被测信号频率的数字量仪器，它的基本功能是正弦信号、方波信号、尖脉信号及其他各种单位时间内变化的物理量。 本文粗略讲述了我们组的整个设计过程和收获。 讲述了数字频率计的工作原理以及其各个组成部分，讲述了我们组在设计过程中对各个部分的设计思路、元器件的选择以及对它们的调试、对调试结果的分析，到最后得到的比较满意的实验结果的方方面面。 关键字：数字电路，测量，仿真 2数字频率计整体电路的设计原理与框图 所谓频率，就是周期性信号在单位时间内变化的次数．若在一定时间间隔内测得这个周期性信号的重复变化次数为，则其频率可表示为若在闸门时间1S内计数器计得的脉冲个数为，则被测信号频率Hz。 2.1 算法设计 频率是周期信号每秒钟内所含的周期数值。可根据这一定义采用如图2-1所示的算法。图2-2是根据算法构建的方框图。 图2-1频率测量算法示意图 被测信号 图2-2 频率测量算法对应的方框图 在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s的闸门信号。闸门信号控制闸门电路的导通与开断。让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。测量频率的误差与闸门信号的精度直接相关，因此，为保证在1s内被测信号的周期量误差在10 ?3量级，则要求闸门信号的精度为10 ??量级。例如，当被测信号为1kHz时，在1s的闸门脉冲期间计数器将计数1000次，由于闸门脉冲精度为10 ??，闸门信号的误差不大于0.1s，固由此造成的计数误差不会超过1，符合5*10 ?3的误差要求。进一步分析可知，当被测信号频率增高时，在闸门脉冲精度不变的情况下，计数器误差的绝对值会增大，但是相对误差仍在5*10 ?3范围内。 但是这一算法在被测信号频率很低时便呈现出严重的缺点，例如，当被测信号为0.5Hz时其周期是2s，这时闸门脉冲仍未1s显然是不行的，故应加宽闸门脉冲宽度。假设闸门脉冲宽度加至10s，则闸门导通期间可以计数5次，由于数值5是10s的计数结果，故在显示之间必须将计数值除以10。 2.2 整体方框图及原理 图2-3 数字频率计整体框图 输入电路：由于输入的信号可以是正弦波，三角波。而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益时被测信号得以放大。 频率测量：测量频率共有3个档位。被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。 时基电路：时基信号由555定时器、RC组容件构成多谐振荡器，其两个暂态时间分别为T1=0.7（Ra+Rb）C T2=0.7RbC。 重复周期为 T=T1+T2 。由于被测信号范围为1Hz~1MHz，如果只采用一种闸门脉冲信号，则只能是10s脉冲宽度的闸门信号，若被测信号为较高频率，计数电路的位数要很多，而且测量时间过长会给用户带来不便，所以可将频率范围设为几档： 1Hz~999Hz档采用1s闸门脉宽；0.01kHz~9.99kHz档采用0.1s闸门脉宽；0.1kHz~99.9kHz档采用0.01s