- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
CENTRAL SOUTH UNIVERSITY
数字信号处理实验报告
题 目
学生姓名
学 院 物理与电子学院
专业班级 电信息科学与技术 班
及辅助软件(DSP Builder、Matlab/Simulink、Quartus II、Modelsim)IIR(Infinite Impulse Response)滤波器,即限冲击响应滤波器,其冲击响应是无限长的。IIR滤波器一般采用递归式方法来实现]。也就是说,滤波器当前输出y(n)是输入序列x(n)和以前各输出值y(n-1) 、y(n-2) …的函数,这可以用下列差分方程来表示:
(4-)
其中,N是IIR滤波器的阶数。相应地,IIR滤波器的系统函数可以表示为:
(4-)IIR滤波器除了具有极点之外,一般还存在零点。由于极点的存在,IIR滤波器用递归结构来实现较为简单。实现IIR滤波器的基本结构共有三种:直接型、级联型和并联型。下面简单介绍前两种IIR滤波器的结构。
1、直接型
利用公式(4-2)可以直接导出I型的IIR滤波器结构,可用下式表示:
(4-3)
由此可得,和反馈环节中的延时单元不能共用,需要M+N个延时单元。为了减少延时单元,对于线性系统,公式(4-)也可以写成:
(4-)
由此可以导出直接II型的滤波器结构。图4-1表示了一个直接II型IIR滤波器的结构,该滤波器的阶数是四阶,共存在四个反馈环节。
2、级联型
对公式(4-4)的分子、分母进行因式分解,由于H(z)中的系数都为实数,H(z)的极、零点只可能是实数或者复共轭对,对于复共轭对因子,可以复合成二阶因子:
(4-18)
式中的系数都为实数。如果把实数因子(一阶因子)看成是二阶项系数为0的二阶因子,则上式可以写成:
(4-19)
其中 由此可见,是一个2阶的IIR滤波器,N阶IIR滤波器可以看成是由多个2阶IIR滤波器级联而成的。
四、实验步骤:
(1)打开MATLAB。(2)新建model文件(执行File-Save 保存文件,将其命名为如图-1,添加的模型和设置参数如表-1。
图 IIR滤波器子系统设计
表 IIR滤波器子系统位置 名称 参数设置 重置名称 Altera DSP Builder Blockset ( IOBus Bus conversion Bus TypeSigned Integer,Input:32,Output:16,Input Bit Connected to Output LSB:16, Altera DSP Builder Blockset ( Arithmetic Parallel Adder Subtractor Number of Inputs2 Altera DSP Builder Blockset ( Arithmetic Parallel Adder Subtractor Number of Inputs:4 Parallel Adder Subtractor1 Altera DSP Builder Blockset ( Arithmetic Parallel Adder Subtractor Number of Inputs:5 Parallel Adder Subtractor2 Altera DSP Builder Blockset ( Storage Delay Altera DSP Builder Blockset ( Storage Delay Delay1 Altera DSP Builder Blockset ( Storage Delay Delay2 Altera DSP Builder Blockset ( Storage Delay Delay3 Altera DSP Builder Blockset ( Arithmetic Gain Gain Value:-1213
[Gain Value Number of Bits].[]:12 A1 Altera DSP Builder Blockset ( Arithmetic Gain Gain Value:1185
[Gain Value Number of Bits].[]:12 A2 Altera DSP Builder Blockset ( Arithmetic Gain Gain Value:-540
[Gai
您可能关注的文档
最近下载
- GB50086-2015 岩土锚杆与喷射混凝土支护工程技术规范.docx
- T GAIA 031—2025 人血清中米酵菌酸的测定 高效液相色谱-串联质谱法.pdf VIP
- 内蒙古森工集团招聘考试真题2024.docx VIP
- 铁路客运组织.pptx VIP
- 2025江苏苏州市农业发展集团有限公司下属子公司工作人员招聘13人考试备考试题及答案解析.docx VIP
- 火车过桥问题课件.ppt VIP
- 2025年农村生活污水治理资金申请专项报告.docx
- YS_T 1092-2015有色重金属冶炼渣回收的铁精粉.pdf
- 主体结构验收汇报施工单位最新.doc VIP
- 05X101-2 地下通信线缆敷设(OCR).pdf VIP
文档评论(0)